Diskussion zu: Zum Launch des Prescott-Prozessors

[Leonidas]

Link (http://www.3dcenter.org/artikel/2004/02-04.php)

[Schnitzl]

Vergleich mit AMD, 2. Absatz
"Ganz im Gegenteil, der Prescott hat ein völlig eigenes Benchmark-Profil, ist also auch schon einmal erheblich schneller/langsamer als der Prescott."
NW?

Ansonsten super Artikel, sehr verständlich alles zusammengefasst :)

[Gast]

"Ganz im Gegenteil, der Prescott hat ein völlig eigenes Benchmark-Profil, ist also auch schon einmal erheblich schneller/langsamer als der Prescott."
Ihr meint wohl: "...als der Northwood."

[Mave@work]

Eine längere Pipeline (bei gleichbleibender Arbeitsbelastung) bedeutet, daß die Arbeitslast stärker auf die einzelnen Stufen der Pipeline aufgeteilt werden kann. Dies wiederum ermöglicht die Verhinderung von Hotspots im Prozessor-Die, wie auch die bessere Verteilung der Abwärme im gesamtem Prozessor, was insgesamt äußerst positiv auf die Taktfreudigkeit desselben durchschlägt.



Meiner Meinung nach wird (häufig) falsch dargestellt, dass eine Verlängerung der Pipeline höhere Taktrate nur aufgrund besserer termischer Verhältnisse ermöglicht. Das mag ja auch ein Grund sein liegt der Hauptgrund aber nicht bei den kürzeren Schaltzeiten dieser kürzere Stufen? Das Ausgabesignal liegt früher am Ende der Stufe an, jetzt kann zum nächsten Taktschritt geschaltet werden.

[GloomY]

Dabei stellt der Prescott die erste wirkliche Änderung gegenüber dem orginalen Willamette-Core für den Pentium 4 dar, da sich seine Änderungen nicht wie noch beim Northwood nur auf den Level2 Cache und das Herstellungsverfahren, sondern eben auch auf die "Innereien" des Prozessors beziehenIst nicht korrekt. Der Northwood hatte auch schon einige kleine Änderungen am Core (Klick (http://www.xbitlabs.com/images/cpu/prescott/tree.jpg)). Ich würde allerdings die Darstellung von Intel, nämlich dass die neueren Änderungen viel mehr und viel wichtiger sind, nicht so unterschreiben.
verbesserte Level1 Daten-Cache Anbindung: 8fach anstatt 4fach assoziativAnbindung hat nichts mit Assotiativität zu tun. Die Assotiativität gibt an, in wie viel verschiedenen Bereichen des Caches sich der Inhalt einer bestimmten Hauptspeicheradresse befinden kann.

Konkret: höhere Assotiativität erhöht die Hit-Rate des Caches, erhöht aber auch die Latenz und die Komplexität. Und je mehr Threads ein Prozessor unterstützt, desto wichtiger ist eine höhere Assotiativität.
vergrößerter Trace-Cache Puffer: 2048 anstatt 512 EinträgeHab' ich das bei den restlichen Reviews überlesen? Was meinst du damit?

edit: Und von der Bezeichnung "SSE3" halte ich nichts (http://80.237.203.42/vbulletin/showthread.php?s=&postid=1539684#post1539684). Das ist Marketing. Intel verwendet das natürlich selbst sehr gerne, weil sich damit die Prozessoren besser verkaufen ;)

[Endorphine]

Original geschrieben von GloomY
edit: Und von der Bezeichnung "SSE3" halte ich nichts (http://80.237.203.42/vbulletin/showthread.php?s=&postid=1539684#post1539684). Das ist Marketing. Intel verwendet das natürlich selbst sehr gerne, weil sich damit die Prozessoren besser verkaufen ;) Geht mir genau so. Imho wäre es sinniger gewesen, das optimierte SMT mehr herauszustellen. Darauf zielen die neuen Befehle (http://www.aceshardware.com/read.jsp?id=60000316) und Architekturoptimierungen ja ab. Interessant finde ich auch die Möglichkeit, mit einem Kernelupdate sowohl den SMT-Durchsatz zu erhöhen als auch die Leistungsaufnahme senken zu können. Hab's mir noch nicht weiter angeschaut, aber möglicherweise ist diese PNI-Optimierung schon in Linux 2.6 drin: http://lwn.net/Articles/39282/.

Wahrscheinlich ist es wohl aus PR-Sicht günstiger, das ganze einfach SSE3 zu nennen, damit jeder versteht, dass es auch neue Befehle gibt, auch wenn die mit SIMD wenig zu tun haben.

Edit:
Aus dem 2.6.0-test5 Changelog (http://www.kernel.org/pub/linux/kernel/people/akpm/patches/2.6/2.6.0-test5/2.6.0-test5-mm1/announce.txt):
idle-using-monitor-mwait.patch
idle using PNI monitor/mwait :up: Linux hat die SSE3-Optimierung also schon im Kernel. :o

[warper]

Ganz im Gegenteil, der Prescott hat ein völlig eigenes Benchmark-Profil, ist also auch schon einmal erheblich schneller/langsamer als der Prescott

Aha, der Prescott ist manchmal schneller/langsamer als der Prescott?
Müsste es dort nicht Northwood heissen? ;)

[warper]

Scheisse, ich bin blind :(

Sorry, hab erst vorhin gesehen, dass es so einen Thread schon gibt *rot werd*

[Leonidas]

Original geschrieben von Schnitzl
Vergleich mit AMD, 2. Absatz
"Ganz im Gegenteil, der Prescott hat ein völlig eigenes Benchmark-Profil, ist also auch schon einmal erheblich schneller/langsamer als der Prescott."
NW?




Super Fehler. Gefixt.

[Leonidas]

Original geschrieben von Mave@work

Meiner Meinung nach wird (häufig) falsch dargestellt, dass eine Verlängerung der Pipeline höhere Taktrate nur aufgrund besserer termischer Verhältnisse ermöglicht. Das mag ja auch ein Grund sein liegt der Hauptgrund aber nicht bei den kürzeren Schaltzeiten dieser kürzere Stufen? Das Ausgabesignal liegt früher am Ende der Stufe an, jetzt kann zum nächsten Taktschritt geschaltet werden.


Stimmt. Ich baue es noch mit ein.

[Leonidas]

Original geschrieben von GloomY
Anbindung hat nichts mit Assotiativität zu tun. Die Assotiativität gibt an, in wie viel verschiedenen Bereichen des Caches sich der Inhalt einer bestimmten Hauptspeicheradresse befinden kann.



Stimmt. Gefixt.

[Leonidas]

Original geschrieben von GloomY
vergrößerter Trace-Cache Puffer: 2048 anstatt 512 Einträge


Hab' ich das bei den restlichen Reviews überlesen? Was meinst du damit?



Steht im Blockschaltbild.


aaaaah Mist: Ich hab nur den Vergleich zum Willy. Hat jemand ein BSB vom Northwood?

[Piffan]

Zitat:
Man wollte schlicht die niedrigere Pro-MHz-Leistung durch die Verlängerung der Pipeline entsprechend wieder ausgleichen.

Missverständlich formuliert. Besser: Die durch die Verlängerung der Pipeline verschlechterte Pro-MHz-Leistung wollte man entsprechend wieder ausgleichen.
Oder: Man wollte schlicht die niedrigere Pro-Mhz-Leistung, die durch die Verlängerung der Pipeline entstanden ist, wieder ausgleichen.

[BodyLove]

Kann man das sagen? Wirtschaftlich gesehen für Intel top. Für den User eher ein Flop?

Leider ist das was ich gelesen nichts neues. endo hat soviel über den Prescott gesagt, da kann der Artikel dem nichts hinzufügen. Aber trotzdem, für die Mühe ein herzliches Dank von mir.:up:

[Denniss]

Irgendwie fehlen Anmerkungen zum Stromverbrauch/Hitzeentwicklung beim Prescott und wie Intel das bei 4GHz+ gedenkt zu Kühlen bzw wie die Stromrechnung dann nach einem Jahr aussehen könnte .

[Leonidas]

Original geschrieben von BodyLove
endo hat soviel über den Prescott gesagt, da kann der Artikel dem nichts hinzufügen.


Das stimmt natürlich. Ich wollte endo aber nicht kopieren.

[Leonidas]

Original geschrieben von Piffan
Zitat:
Man wollte schlicht die niedrigere Pro-MHz-Leistung durch die Verlängerung der Pipeline entsprechend wieder ausgleichen.

Missverständlich formuliert. Besser: Die durch die Verlängerung der Pipeline verschlechterte Pro-MHz-Leistung wollte man entsprechend wieder ausgleichen.
Oder: Man wollte schlicht die niedrigere Pro-Mhz-Leistung, die durch die Verlängerung der Pipeline entstanden ist, wieder ausgleichen.


Verbessert.

[Tigerchen]

Original geschrieben von Denniss
Irgendwie fehlen Anmerkungen zum Stromverbrauch/Hitzeentwicklung beim Prescott und wie Intel das bei 4GHz+ gedenkt zu Kühlen bzw wie die Stromrechnung dann nach einem Jahr aussehen könnte .

Bin mir ziemlich sicher daß das nicht der Prescott ist der eigentlich geplant war. Da kommt noch was.

[ollix]

Woran liegt es denn, daß der Prescott trotz kleinerer Struktur und gleichem Takt eine höhere Verlustleistung hat? Nur daran das der 90nm Prozeß noch nicht so ausgereift ist?

[StefanV]

Original geschrieben von ollix
Woran liegt es denn, daß der Prescott trotz kleinerer Struktur und gleichem Takt eine höhere Verlustleistung hat? Nur daran das der 90nm Prozeß noch nicht so ausgereift ist?

Das liegt vermutlich an den höheren Leckströmen, welche durch die verkleinerung der Isolierschicht zustande kommt (bei einem Shrink wird AFAIK auch immer die Isolierungsschicht verkleinert).

[Redbandit]

euer bericht über das launching des prescotts ist schlichtweg gut. ich war jahrelang immer ein "intelanhänger", aber angesichts der tatsache das für mich als angefressender gamer der amd auch in nächster zukunft die bessere wahl sein wird, werde ich mir mit erscheinen von games wie doom3, stalker und halflife2 einen neuen pc mit einem athlon64 prozessor zulegen.
saluti redbandit

[Avalox]

In der aktuellen c't 4/03 sind interessante Berichte zum Prescott. U.a. steht in einem Artikel, dass es IBM geschafft hat, beim Wechsel des PPC970 auf 90nm die Leistungsaufnahme von 55Watt auf 24,4 Watt zu reduzieren.

Mal so als Beispiel.

[Tigerchen]

Original geschrieben von Avalox
In der aktuellen c't 4/03 sind interessante Berichte zum Prescott. U.a. steht in einem Artikel, dass es IBM geschafft hat, beim Wechsel des PPC970 auf 90nm die Leistungsaufnahme von 55Watt auf 24,4 Watt zu reduzieren.

Mal so als Beispiel.

Nutzt IBM nicht SOI und Intel strained silicon?

[BlackBirdSR]

Original geschrieben von Tigerchen

Nutzt IBM nicht SOI und Intel strained silicon?

ja, und der PPC970FX hat viel weniger Logiktransistoren.