Dau Frage: QDR?

[-=sUn's*shAdoW=-]

Hi,
Also ein P4 hat, wie auch der Speicher, "echte" 200mhz fsb, nicht? So. Dank DDR verdoppelt man nun den fsb des Speichers auf theoretische 400mhz (2 Arbeitsschritte pro Takt afaik), genauso hat doch auch der Athlon "nur" DDR. Was passiert nun bei einem P4, hat der 4 Arbeitschritte pro Takt ? Was hat das dann eigntlich für Vorteile, wenn der Speicher nur 2 hat?

Ich bin mir über meine dauhaftigkeit ( :freak: ) im Klaren, aber das wollte ich einfach immer schon mal wissen ^^

thx & cu :)

[Kakarot]

Man muss trennen zwischen FSB und Speichertakt, beides gibt die Geschwindigkeit an, mit der die jeweilige Komponente, FSB für CPU und Speichertakt für Speicher an den MCH (Memory Controller Hub, auch Northbridge genannt) angebunden ist.

Beim Speicher verhält es sich nun so, dass dieser mit 200MHz getaktet ist, was dank DDR-Technologie (wie schon richtig erkannt, werden dabei 2 Datenpakete pro Takt übertragen) eine theoretische Bandbreite von 3.2GB/s (200MHz Speichertakt * 64bit (SingleChannel) * 2 (DDR) Datenpakete pro Takt = 25600MBit/s = 3.2GB/s) ergibt.

Der FSB, arbeitet bei Intels Pentium 4 mit vierfacher Datenübertragung, sprich QDR (Quad Data Rate), es werden halt genau wie bei DDR (Double Data Rate) mehrere Datenpakete pro Takt übertragen, nur anstatt 2 (DDR) sind es 4 (QDR). Wenn nun der FSB mit 200MHz getaktet ist, ergibt sich daraus eine Bandbreite von 6.4GB/s (200MHz FSB * 64bit * 4 (QDR) Datenpakete pro Takt = 51200 MBit/s = 6.4GB/s).

Wie man nun sehen kann, ergibt sich ein Flaschenhals im Datenpfad, da die Bandbreite zur CPU doppelt so gross ist, wie die zum Speicher, deshalb haben viele neuere Intelplattformen ein DualChannel Speicherinterface, was die theoretische Bandbreite des Speicher verdoppelt, von 3.2GB/s auf 6.4GB/s (200MHz Speichertakt * 128bit (DualChannel) * 2 (DDR) Datenpakete pro Takt = 51200 MBit/s = 6.4GB/s). Womit eine optimale Konfiguration entsteht, da es möglich ist, zwischen CPU und MCH, und zwischen MCH und Speicher, die gleiche Menge an Daten (im Falle einer vollen Auslastung) "hin und her schieben" kann, ohne das es zu Engpässen kommt.

[-=sUn's*shAdoW=-]

ah danke :)

Sprich ohne dualchannel ist das verschenkte leistung, nicht?

Nur wie verhält sich das nun beim A64, bei dem funzt das doch noch nicht richtig, oder habe ich da was missverstanden ? (lediglich der A64 FX soll das haben)

cu :)

[Coda]

Das integrierte Speicherinterface bringt selbst im Single Channel betrieb wohl mehr Leistung als nen externes mit Dual Channel.
Von daher ist das nicht so schlimm, aber im Q3-Q4 erscheinen eh Sockel 939 Athlon 64, die haben dann Dual Channel

[Kakarot]

Original geschrieben von -=sUn's*shAdoW=-
Sprich ohne dualchannel ist das verschenkte leistung, nicht?
Naja, verschenkte Leistung nicht unbedingt, denn so gross ist der Leistungsunterschied zwischen DualChannel und SingleChannel auch wieder nicht. Mit FSB800, DualChannel, HT etc. versucht Intel halt Vorhandenes möglichst effizient (doing things right) auszunutzen.

[Konami]

Original geschrieben von -=sUn's*shAdoW=-
ah danke :)

Sprich ohne dualchannel ist das verschenkte leistung, nicht?

Nur wie verhält sich das nun beim A64, bei dem funzt das doch noch nicht richtig, oder habe ich da was missverstanden ? (lediglich der A64 FX soll das haben)

cu :) der A64 FX ist nicht über die northbridge, sondern direkt mit dem speicher verbunden, daher braucht er ein dual channel interface um die gleiche bandbreite wie die anderen CPUs zu erreichen... der normale A64 hat und braucht kein DC interface, da er ja indirekt über die NB mit dem speicher verbunden ist, und von der NB zum speicher eh ne DC anbindung ist...

allerdings is mir die logik, was den FSB mit effekten und den multi angeht, net ganz klar... wenn der FSB x2 (oder x4) genommen wird, muss man ja den multi /2 (bzw. /4) teilen, um auf den gleichen takt zu kommen... was ich ziemlich unlogisch find, da der multi ja eigentlich gleich bleibt - im BIOS wird ja, egal obs SDR, DDR oder QDR ist, immer der reale FSB und der passende multi angezeigt... ?(

PS: und bei XPs ist also das fehlende QDR interface der flaschenhals? so hab ich des noch gar nicht gesehn... :D

[Legolas]

Original geschrieben von M4N!@C
der normale A64 hat und braucht kein DC interface, da er ja indirekt über die NB mit dem speicher verbunden ist, und von der NB zum speicher eh ne DC anbindung ist...


Du meinst wohl den Athlon XP, der 'normale' A64 ist auch direkt mit dem Speicher verbunden, hat aber nur ein Single Channel Interface. Und beim normalen Athlon XP ist ein Dual Channel Interface auch eher Overkill, da die Bandbreite zwischen AXP und Northbridge auch mit einem Single Channel Interface erreicht werden kann.

[BlackBirdSR]

Original geschrieben von Legolas
Du meinst wohl den Athlon XP, der 'normale' A64 ist auch direkt mit dem Speicher verbunden, hat aber nur ein Single Channel Interface. Und beim normalen Athlon XP ist ein Dual Channel Interface auch eher Overkill, da die Bandbreite zwischen AXP und Northbridge auch mit einem Single Channel Interface erreicht werden kann.

kommt immer darauf an wie man es sieht.
Geht man mit blindem Auge nur von den absoluten relativ werten aus; ja

Sieht man sich die Sache aber mal genauer an, dann sieht es schon anders aus.
Oder glaubt jemand, dass ein AXP wirklich annähernd auch nur 3.2Gb/s übertragen kann?
Oder ein DC Interface auch nur in die Nähe von 6.4Gb/s kommt?

[Tesseract]

vielleicht wäre noch wichtig zu erwähnen der p4 zwar theoretisch 4 mal pro takt daten übertragen kann, nicht jedoch alle 4 in die selbe richtung sondern nur 2 in die eine und 2 in die andere "gleichzeitig"

in der praxis ist der vorteil gegenüber DDR somit relativ gering weil eine derart duplexe übertragungsweise selten wirklich gebraucht wird

ein flaschenhals entsteht eigendlich immer entweder in die eine oder in die andere richtung

[GloomY]

Original geschrieben von M4N!@C
allerdings is mir die logik, was den FSB mit effekten und den multi angeht, net ganz klar... wenn der FSB x2 (oder x4) genommen wird, muss man ja den multi /2 (bzw. /4) teilen, um auf den gleichen takt zu kommen... was ich ziemlich unlogisch find, da der multi ja eigentlich gleich bleibt - im BIOS wird ja, egal obs SDR, DDR oder QDR ist, immer der reale FSB und der passende multi angezeigt... ?(Ganz genau da kommt man dann nämlich in Schwierigkeiten, wenn man diesen Blödsinn der Taktverdoppelung verwendet. Es zählt einzig und allein der reale Takt. Dieser multipliziert mit dem Multi ergibt den CPU Takt und nichts anderes!
Original geschrieben von Tesseract
vielleicht wäre noch wichtig zu erwähnen der p4 zwar theoretisch 4 mal pro takt daten übertragen kann, nicht jedoch alle 4 in die selbe richtung sondern nur 2 in die eine und 2 in die andere "gleichzeitig"Wie kommst du denn auf sowas? Der P4 hat einen Bus, d.h. es kann maximal ein Gerät den Bus übernehmen und ihn benutzen. Gleichzeitiges Senden und Empfangen ist prinzipiell nicht möglich, denn dann müssten ja zwei Geräte gleichzeitig senden. Das ist laut Vorraussetzung aber nicht möglich.

[Tesseract]

Original geschrieben von GloomY
Wie kommst du denn auf sowas?

das hab ich schon mehrmals gelesen

oder ich verwechsel das jetzt gerade mit etwas anderem :kratz:

[GloomY]

Original geschrieben von Tesseract
das hab ich schon mehrmals gelesenWo?
Original geschrieben von Tesseract
oder ich verwechsel das jetzt gerade mit etwas anderem :kratz: Gleichzeitiges Senden und Empfangen ist z.B. mit dem PowerPC970 möglich. Dieser besitzt aber auch keinen Bus sondern zwei unidirektionale Punkt-zu-Punkt Verbindungen.

[Tesseract]

Original geschrieben von GloomY
Wo?

gute frage
ist schon lange her

afaik bei einigen willamette reviews damals als er recht neu war

[Konami]

wie übertragen die P4s überhaupt 4 datenpakete in einem takt? der trick von DDR ist ja, dass nicht nur auf der steigenden flanke des takts übertragen wird, sondern auf beiden... allerdings hat ein takt ja nur 2 flanken, also....... ?(
PS: informiert hab ich mich hier (http://www.corsairmemory.com/corsair/products/tech/memory_basics/153707/index.html)

[GloomY]

Original geschrieben von M4N!@C
wie übertragen die P4s überhaupt 4 datenpakete in einem takt? der trick von DDR ist ja, dass nicht nur auf der steigenden flanke des takts übertragen wird, sondern auf beiden... allerdings hat ein takt ja nur 2 flanken, also....... ?(Es kommt nicht auf die Anzahl der Flanken an, sondern auf die Anzahl der Zeitpunkte. Die beiden Flanken bei DDR Übertragung definieren die beiden Sample-Zeitpunkte. Jede andere Festlegung, wann ein Signal über den Bus geschickt bzw. gelesen wird, würde es auch tun.

Bei QDR sind es eben vier Zeitpunkte pro Takt, jedoch weiss ich nicht genau, wie diese festgelegt sind.

Demirug hat mal richtig angemerkt, dass eigentlich nur gesagt wird, dass vier Bits pro Takt übertragen werden. Theoretisch könnte man auch eine Übertragung mit mehr als zwei möglichen Zuständen durchführen. Ich denke aber nicht, dass dies gemacht wird. Die Unterscheidung wird mit steigender Anzahl der Zustände immer schwieriger.

edit: Hier (http://www.forum-3dcenter.org/vbulletin/showthread.php?s=&postid=997267#post997267).

[avalanche]

Könnte man nicht per "Phasenverschiebung" einfach 'n paar mehr Signale "pro Takt" (eigentlich wird "pro Takt" durch den Begriff "Phasenverschiebung" irgendwie unsinnig, aber mir fällt gerade nix besseres ein) über einen Leiter produzieren? - Den Gedanken hatte ich eben mal kurz, allerdings hab ich mir dann mal überlegt, wie wohl eine Phasenverschiebung bei einer Rechtecksspannung aussieht... (ich habs zumindest versucht, hab' da nicht wirklich viel Ahnung von) - in der Richtung geht nicht wirklich was, oder? Erschwerend hinzu kommt noch, dass man die beiden Phasen auch wieder auseinanderfrimeln müsste, was dann eventuell doch aufwändiger wäre, als "einfach" einen zweiten Leiter zu benutzen.

[mrdigital]

Original geschrieben von avalanche
Könnte man nicht per "Phasenverschiebung" einfach 'n paar mehr Signale "pro Takt" (eigentlich wird "pro Takt" durch den Begriff "Phasenverschiebung" irgendwie unsinnig, aber mir fällt gerade nix besseres ein) über einen Leiter produzieren? - Den Gedanken hatte ich eben mal kurz, allerdings hab ich mir dann mal überlegt, wie wohl eine Phasenverschiebung bei einer Rechtecksspannung aussieht... (ich habs zumindest versucht, hab' da nicht wirklich viel Ahnung von) - in der Richtung geht nicht wirklich was, oder? Erschwerend hinzu kommt noch, dass man die beiden Phasen auch wieder auseinanderfrimeln müsste, was dann eventuell doch aufwändiger wäre, als "einfach" einen zweiten Leiter zu benutzen.

Kurze Antwort : Nein

Lange : wie du schon selbst festgestellt hast, sollte die Übertragung bitte phasensynchron sein, denn sonst werden viele Dinge unsinnig (viele Timings beziehen sich auf Flankenwechel, und die sollten dann auch stimmen, wenn die mit nem phasenverschobenen Signal überlagert werden, kann man nichts mehr erkennen, das geschieht z.B. durch Reflexionen). Was du evtl. gemeint haben könntest, wäre eine analoge Übermittlung in verschiedenen Frequenzbändern, aber das halte ich für technisch sehr problematisch, da man viele Leitungen paralell hat und es da mit der Trennschärfe dann auch kritisch werden könnte (das ist ja jetzt schon ein Problem). Hinzu käme der Aufand, jedes Signal erstmal modulieren und anschliessend wieder demodulieren zu müssen.