[ot] digitale gatter (AND, OR, usw.)

[Binaermensch]

moin

1) Haben Gatter was dagegen wenn Spannung an ihren Ausgängen anliegt?
2) Haben Gatter was dagegen, wenn an einem ihrer Eingäge Spannungen von bis zu 12V auftreten?

[Karlsson]

:uhippie:

[barracuda]

1) Im allgemeinen ja, es sei denn, es handelt sich um Open-Collector-Ausgänge. Details s. Datenblatt der Schaltkreise.
2)LSL nein, alle anderen ja.

Mach mal genauere Angaben über den Grund deiner Frage.

[Binaermensch]

1) k, dann werd ich wohl noch Dioden vorschalten..
2) LSL? Is das auch ne Transistortechnologie ähnlich TTL oder CMOS? hm.. aber da ich CMOS einsetzte hat sich wohl auch das erledigt..


Danke euch beiden!

[barracuda]

LSL = Langsame störsichere Logik. 24 V Betriebsspannung, träge, für Industriesteuerungen entwickelt, gibt es heute AFAIK nicht mehr.

Bei CMOS-Gattern darf die Eingangsspannung niemals höher sein als die Betriebsspannung oder negativ gegen Masse, da der sog. Latch-up-Effekt den Baustein zerstört, näheres s. Google.

[Baalzamon]

Jau, habe mir im Hardware-Praktikum schön eine weggeraucht durch sowas.
'Was riecht den hier so komisch?'
'Und wieso kommen da so kleine Wölkchen aus dem Baustein?'
'ich schalt mal liebr den Strom ab' ;D