Montecito: 1,7 Milliarden Transistoren

[reunion]

Auf einer Präsentation in New York hat Intel erstmalig einen 300 mm Wafer mit dem neuen Itanium Kern, Codename „Montecito”, gezeigt, welcher voraussichtlich nächstes Jahr das Licht der Welt erblicken soll. Auch weitere Informationen zu dem Transistor-Monstrum wurden bekannt gegeben.

Der Kern, oder besser gesagt die Kerne, beherbergen beeindruckende 1700 Millionen Transistoren. Der Hauptteil davon stellt der Cache Speicher, welcher beim Montecito satte 24 MB beträgt. Als wäre das noch nicht genug, werden beim Itanium der nächsten Generation für Systeme mit vier und mehr Prozessoren auch noch zwei Prozessorkerne im Gehäuse untergebracht werden. Die Performance soll dabei um das Dreifache gegenüber den aktuellen Itaniums gesteigert werden können. Laut den Angaben von Intel sollen bereits 40 Prozent der großen Firmen auf die Itanium Prozessorfamilie setzen, wobei ihn ganz konkret 1600 Anwendungen unterstützen sollen. Zudem möchte man außerdem die Software für AMDs 64-Bit-Technologie (AMD64) auf die eigene reinrassige Itanium 64-Bit-Technologie (IA64) portieren.

http://www.computerbase.de/news/hardware/prozessoren/intel/2004/mai/montecito_17_milliarden_transistoren/

[BlackBirdSR]

schade, dass die Evaluation im Serverbereich so lange dauert. Wäre schön das Ding schon jetzt in Aktion sehen zu können :)

Die Yields sollten auch nicht so schlecht sein. Die Kerne liegen zusammen bei vielleicht 60Mio Transistoren. Der Rest ist Cache. Da lässt sich viel durch Redundanz abfangen.
Und wenn dochmal einer kaputt geht, die Teile kosten nicht umsonst mehr als ich mal verdienen werde :P

[Tigerchen]

Original geschrieben von BlackBirdSR
schade, dass die Evaluation im Serverbereich so lange dauert. Wäre schön das Ding schon jetzt in Aktion sehen zu können :)

Die Yields sollten auch nicht so schlecht sein. Die Kerne liegen zusammen bei vielleicht 60Mio Transistoren. Der Rest ist Cache. Da lässt sich viel durch Redundanz abfangen.
Und wenn dochmal einer kaputt geht, die Teile kosten nicht umsonst mehr als ich mal verdienen werde :P

Sag mal. Braucht man sowas außerhalb auserwählter Nischen?

[Gast]

Original geschrieben von reunion

Systeme mit vier und mehr Prozessoren


Wie hoch wollen die denn gehen? Vier CPUs wären ja effektiv schon 8 Cores...
Schielt Intel da auf den Grossrechnermarkt? Wollen sie NEC überholen? :D

Und sind schon Infos über die Taktraten draussen?

[BlackBirdSR]

Original geschrieben von Gast
Wie hoch wollen die denn gehen? Vier CPUs wären ja effektiv schon 8 Cores...
Schielt Intel da auf den Grossrechnermarkt? Wollen sie NEC überholen? :D

Und sind schon Infos über die Taktraten draussen?

die großen SUNs haben auch 128 CPUs...
Es gibt genug Bereiche die sowas benötigen. Sie sind uns nur sehr fremd.
NECs ES überholt man damit wahrscheinlich nocht nicht. Aber kann ja noch werden :)

Taktraten sollen angeblich bei 2GHz-2.5GHz liegen.

[Freakazoid]

Original geschrieben von BlackBirdSR
die großen SUNs haben auch 128 CPUs...
Es gibt genug Bereiche die sowas benötigen. Sie sind uns nur sehr fremd.
NECs ES überholt man damit wahrscheinlich nocht nicht. Aber kann ja noch werden :)

Taktraten sollen angeblich bei 2GHz-2.5GHz liegen.

Ich hab mal gelesen, das mit steigendem Cache, es immer schwieriger wird eine höhere Takzahl zu halten, weil es immer wahrscheinlicher wird, dass sich einer der 1,7 mrd transis verabschiedet. Klingt ja logisch. Wie bringen das fertig ?

[Lokadamus]

mmm...

Ich meine mal gelesen zu haben, das Intel vor hat, die Caches in Cachelines zu unterteilen und diese einzelnen Lines können sich bei Fehlern dann selber abstellen ... keine Ahnung, ob Intel sowas in diesen CPUs schon einbaut ...

[BlackBirdSR]

Original geschrieben von 3K
Ich hab mal gelesen, das mit steigendem Cache, es immer schwieriger wird eine höhere Takzahl zu halten, weil es immer wahrscheinlicher wird, dass sich einer der 1,7 mrd transis verabschiedet. Klingt ja logisch. Wie bringen das fertig ?

Klar wird die CPU anfälliger je mehr Tranistoren "verbaut" sind.
Den einen Faktor, den Ausfall von Transistoren im Betrieb kann man natürlich nicht so einfach abfangen. Deswegen wird Intel Taktraten und Spannung so ansetzen, dass eine lange mittlere Lebensdauer gewährleistet ist.
Zudem gibt es besonders für Server_prozessoren ja die Evaluierungsphase. Montecito ist jetzt schon so gut wie fertig, wird aber erstmal ca 1 Jahr lang auf alle möglichen Sachen getestet.
Nach solchen Tests und Berechnungen, kann man die Aussage treffen, dass die Transistoren im Mittel x Jahre überleben.
Ist wie bei den Flugzeugen, oder so vielen anderen Systemen.

Den anderen Faktor, Fehleranfälligkeit in der Fertigung, kann mnan leichter abfangen.
Auf den CPUs sitzen seit Jahren schon, nicht nur die Cachetransistoren die gebraucht werden, sondern eine Menge redundanter Cache-Transistoren. Wenn bei der Fertigung ein Fehler im Cache auftritt, wird dieser Teil mit den redundanten Zellen ersetzt. Bei einer dermaßen Cachelastigen CPU wie Montecito sollte das kein so großes Problem sein.
Eine CPU wie der UltraSPACR IV, der zu 90% aus Logiktransistoren besteht, und dann auch noch ca 350mm^2 Fläche besitzt, ist ein vielfach höhrerer Todeskandidat.

[Freakazoid]

auf was für ner plattform erscheint n der. So "klein dimensonierte" Sachen wie son standard 640pin FCPGA gehäuse kann ich mir nur schlecht vorstelen ;). Bildre?

[OBrian]

Möglicherweise, bzw sogar wahrscheinlich wird der aus mehreren Dies bestehen, die in einem Package angeordnet sind, so ähnlich wie IBMs Power-CPU (wobei da schon 4 Kerne plus 4 Cache-Dies mit zusammen 144MB drin sind), und dementsprechend dürfte der dann auch etwas größer werden (so handtellergroß).

Aber egal, niemand hat ja gesagt, daß der auf nen Standard-ATX-Board draufpassen muß ;P

[BlackBirdSR]

Original geschrieben von OBrian
Möglicherweise, bzw sogar wahrscheinlich wird der aus mehreren Dies bestehen, die in einem Package angeordnet sind, so ähnlich wie IBMs Power-CPU (wobei da schon 4 Kerne plus 4 Cache-Dies mit zusammen 144MB drin sind), und dementsprechend dürfte der dann auch etwas größer werden (so handtellergroß).

Aber egal, niemand hat ja gesagt, daß der auf nen Standard-ATX-Board draufpassen muß ;P

Wird nur ein DIE werden.
Also eine CPU mit 2 Kernen und insgesamt 24MB L3 Cache.

[Gast2k4]

24MB Cache, ist ja krass!:O






Da wäre bei Windows 95 der RAM Speicher total überflüssig, mein erster PC hat ja 32MB Ram.
Wieviel dürfte denn dieses heiße Ding kosten?

[McEric]

alle pentiums schöpfen ihre leistung nur aus immer größer werdendem cache. das ist sowas von ineffizient und genauso teuer. intel sollte sich mal was neues einfallen lassen..

[Lokadamus]

mmm...

Gast2k4
Das Teil ist eine reine Server- CPU und damit uninteressant für den allgemeinen Heimbereich. Die derzeitige Emulation zu unserem bekannten x86- Code ist saulangsam, wenn sich daran nix geändert hat. Nebenbei ist der Code, der für den Itanium geschrieben wurde, bis zu 3x grösser als der Code, den wir im Heimbereich haben ... die Server- CPU, die in diesem Bereich interessant ist, ist die Xeon- CPU, welcher ein aufgebohrter P4 momentan ist ...

[BlackBirdSR]

Naja x86 emulation ist es ja keine.

IA64 besitzt Decoder, welche den x86 Code ins IA64 Format umwandeln. Da IA64 aber ganz anders funktioniert, endet das natürlich in mieser Performance.
Intel hat einen Softwarelayer entwickelt (lassen) mit dem das Ganze um einiges schneller geht, wenn auch noch immer nicht auf Top Niveau.

Ansonsten ist die Sache mit dem Cache gar nicht so blöde.
Die IA64 ziehen enormen Nutzen daraus, und Cache ist nunmal ganz billig, wirkt sich nur wenig auf die Yields aus, frisst wenig Strom, hat geringe Leckströme....
In der jetzigen Kriese ist es tatsächlich die beste Möglichkeit die Performance mit relativ wenig Kosten zu erhöhen.
Ob 24MB L3 Cache aber unbedingt so elegant sind, ist die andere Frage.

[Gassst]

Der Prozessor wurde nun vorgestellt:

http://www.golem.de/0502/36134.html

- 1,72 Milliarden Transistoren in 90-nm-Strukturbreite
- Dual-Core mit je 1 MB L2 und 12 MB L3 Cache
- Je Core 2 Threads ausführbar -> 4 Threads pro CPU
- Stromsparmechanismus: Spannung in 32 Schritten und Takt in 64 Schritten regelbar, Messschaltungen messen die Ströme auf dem DIE -> der max. Verbrauch liegt bei 100 Watt (Itanium II bei 130 Watt)

Leistung:
- TPC: 2,9 mal Itanium II
- FPU: 2x mal Itanium II
- Linpack: ~1-2 mal Itanium II (Zitat: "deutlich weniger zu Buche")