Archiv verlassen und diese Seite im Standarddesign anzeigen : Corsair CL2 DDRAM PC400 CMX512-3200C2 Speichertimings???
GrandSurf
2004-07-05, 07:14:56
Ich habe zwei 512MB Corsair CL2 DDRAM PC400 CMX512-3200C2 Riegel auf einem Chaintech ZNF3-250 Zenith nForce3-250 Board laufen. Wenn ich die Speichereinstellungen im Bios auf automatisch stelle, wird der Speicher mit 3-3-8-3 eingestellt. Stelle ich diesen aber per Hand auf 2-2-5-2 um bootet der PC schon mit einem Fehlerton und es kommt kein Bild... Erst nach umstellen auf "Auto" läuft alles wieder. Geht denn der Speicher nicht mit diesen Einstellungen?
www.racing-simulator.com
Bist du denn sicher, dass die rams die timings bei dem takt schaffen ?
Vielleicht brauchen die auch mehr spannung.
Gib doch einfach mal ordentlich spannung drauf und dann test von 3-3-8-3 an runter, bis du das maximale erreicht hast.
Hardcoregamer
2004-07-05, 08:53:03
Corsair empfiehlt mindestens 2,7V Spannung.
Im Moment laufen meine Corsairs auf 2/3/3/6. Versuch das mal.
Seitdem ich zusätzlich zu meinen 2 x 256 MB RAM noch einen Riegel 512er dazu gesteckt habe, komme ich leider nur noch 2/3/3/6. Vorher liefen sie auch mit 2/3/2/5.
GrandSurf
2004-07-05, 09:08:44
Könnt Ihr mir mal sagen, welche Einstellung Ihr für welches Timing meint? Einfach 2-2-5-2 sagt ja leider noch nicht, was für was ist. Dann werde ich heute mal nachsehen, was das Mobo an Spannung an die Riegel gibt...
Freezer
2004-07-05, 10:10:08
Hi also wenn es cl2 sind wird es wohl in erster Linie nicht an dieser Einstellung gelegen haben
Also wie oben schon erwähnt musst wohl 2 3 3 6 einstellen
CAS Latency (CL) 2 bei höherem FSB evtl 2.5
RAS to CAS
Delay (tRCD) 3
RAS Precharge
(tRP) 3 evtl 2 ?! wenn Standard FSB
Active to Precharge
Delay (tRAS) 6 evtl 5 ?! wenn Standard FSB
GrandSurf
2004-07-05, 12:39:17
Danke, ich werde das mal antesten...
RAS Active würd ich auf 11 stellen, das gibt meist mehr Leistung (warum auch immer :D).
Es gibt überigens nur sehr wenig Module, die wirklich tRCD auf 2 schaffen, ich würds immer auf 3 lassen.
Original geschrieben von HOT
RAS Active würd ich auf 11 stellen, das gibt meist mehr Leistung (warum auch immer :D).
Es gibt überigens nur sehr wenig Module, die wirklich tRCD auf 2 schaffen, ich würds immer auf 3 lassen.
Nur auf nForce 2.
A64 ist mit kleineren Timings schneller.
Mein Speicher läuft auf den schärfsten Timings mit 2,6V und 218FSB. (siehe Sig)
Original geschrieben von HOT
RAS Active würd ich auf 11 stellen, das gibt meist mehr Leistung (warum auch immer :D).
Es gibt überigens nur sehr wenig Module, die wirklich tRCD auf 2 schaffen, ich würds immer auf 3 lassen.
Nur aufm nforce2 und im Dualchannel !
GrandSurf
2004-07-06, 07:37:45
Ok, jetzt läuft es sauber bei Timings von 2/3/5/2. tRCD auf 2 war wirklich das Problem, das geht nicht mit dem Ram...
GloomY
2004-07-06, 12:39:09
Der CMX-{256,512}-3200C2 ist ja eh nur für 2,0-3-3-6 spezifiziert. Da brauchst du dich nicht zu wundern, dass dass da tRCD=2 nicht geht.
Bei mir geht's aber :)
Original geschrieben von GrandSurf
Ok, jetzt läuft es sauber bei Timings von 2/3/5/2. tRCD auf 2 war wirklich das Problem, das geht nicht mit dem Ram...
Na also geht doch.
Kannst ja nochmal testen ob der ram mit mehr spannung tRCD auf 2 schafft.
Konami
2004-07-06, 13:21:24
die Corsair CMX-3200C2 haben Winbond chips, die rev. 1.1 riegel haben BH-6, alles drüber hat CH-6... ich würd an deiner stelle die spannung erhöhen (selbst 3V sind mit dem RAM kein problem) und die timings auf 2-2-2-5 einstellen...
btw: die reihenfolge ist normalerweise: tCL (CAS latency), tRCD (RAS to CAS delay), tRP (RAS precharge delay), tRAS (RAS cycle time)... also nicht 2-2-5-2, sondern 2-2-2-5...
und ich habe mal im aquamark3 forum (von einem, der sich relativ gut mit RAM auskennt) gelesen, dass die tRCD nicht kleiner als die tRP sein sollte... kann das jemand bestätigen, oder ist es ein märchen?
//€: wörter vertauscht (damit man besser versteht, was eigentlich gemeint ist) :D
GrandSurf
2004-07-06, 13:29:39
Mit "Überspannung" funzt das wirklich! Aber bringt das denn eingentlich wirklich was, wo kann ich denn die Unterschiede am deutlichsten feststellen? Ich bin mir halt nicht sicher ob ich meine CPU lieber mit einem Takt von 2420 Mhz bei den Auto-Einstellungen des Rams oder den Ram "schneller" stelle? Was bringt in 3D Games denn wirklich was? Als Graka steht den übrigen Komponenten noch eine 9800XT zur Seite...
GloomY
2004-07-06, 13:47:46
Original geschrieben von M4N!@C
die Corsair CMX-3200C2 haben Winbond chips, die rev. 1.1 riegel haben BH-6, alles drüber hat CH-6... ich würd an deiner stelle die spannung erhöhen (selbst 3V sind mit dem RAM kein problem) und die timings auf 2-2-2-5 einstellen...
btw: die reihenfolge ist normalerweise: tCL (CAS latency), tRCD (RAS to CAS delay), tRP (RAS precharge delay), tRAS (RAS cycle time)... also nicht 2-2-5-2, sondern 2-2-2-5...Korrekt. :)
Original geschrieben von M4N!@C
und ich habe mal im aquamark3 forum (von einem, der sich relativ gut mit RAM auskennt) gelesen, dass die tRP nicht größer als die tRCD sein sollte... kann das jemand bestätigen, oder ist es ein märchen? Nein, die beiden Timings haben nichts miteinander zu tun.
Das einzigste, was es zu beachten gibt, ist dass tRAS nicht kleiner als tRCD + BL/2 Takte bzw. beim nF2 bei Dual Channel nicht kleiner als tRCD + BL sein sollte.
Konami
2004-07-06, 14:09:59
Original geschrieben von GloomY
Nein, die beiden Timings haben nichts miteinander zu tun.
Das einzigste, was es zu beachten gibt, ist dass tRAS nicht kleiner als tRCD + BL/2 Takte bzw. beim nF2 bei Dual Channel nicht kleiner als tRCD + BL sein sollte.ok, klang für mich auch unlogisch...
aber... hab ich was verpasst, oder was ist BL? die bestimmung der tRAS kenne ich eher so:
tRAS >= tCL + tRCD + 2
Original geschrieben vom o.g. "speicherexperten" in seinem RAM roundup
Folglich sollte die tRAS MINDESTENS die Summe aus tCL und tRCD betragen (Beispiel: 5 Takte). Da aber noch der Weg angerechnet werden muss, den die Daten im Controller zurücklegen, kann man zu dieser Zeit noch 2 Takte dazu addieren. Also wäre laut Berechnung eine tRAS von 7 Takten optimal, was prompt auch zutrifft.
GloomY
2004-07-06, 15:32:54
Original geschrieben von M4N!@C
ok, klang für mich auch unlogisch...
aber... hab ich was verpasst, oder was ist BL?Das ist die Burst Length.
Original geschrieben von M4N!@C
die bestimmung der tRAS kenne ich eher so:
tRAS >= tCL + tRCD + 2 Diese Formel hat keinerlei technischen Hintergrund. Wenn die BL=4 ist und die CL=2, dann stimmt die Formel (zufällig), ansonsten nicht. Die CAS Latency hat übrigends keinerlei Einfluss auf tRAS (eine Sache, die ich auch erst falsch gemacht habe).
tRAS ist die "Minimum Bank Open Time" (manchmal statt Bank auch "Page" genannt). Das ist also die Zeit, die eine Page mindestens offen sein muss, bevor sie wieder geschlossen werden kann. Das Öffnen der Page dauert tRCD, da sind wir uns alle einig. So, die Page ist also offen und ein Read-Command wird ausgeführt. Jetzt gibt es mehrere unterschiedliche Betrachtungsweisen:
1.) was den Controller kann
2.) was das DRAM angeht
3.) was die Performance betrifft
zu 1.)
Alle (mir bekannten) Controller können einen Burst nach frühestens zwei Takten, d.h. vier Quadwords abbrechen. Für den Controller würde sich ergeben, dass tRAS mindestens tRCD + 2 sein muss.
zu 2.) das DRAM ist ein passives Gerät, welches nur die Commands des Controllers ausführt. Es ist daher nur eine Frage der Zeit, bis die Daten nach dem Öffnen der Page "stabil" in den Sense Amps liegen, damit dessen Inhalte beim Schließen wieder sicher zurückgeschrieben werden können. Wenn das nicht der Fall ist (zu kurze tRAS), dann führt dies zu Datenverlust.
Das ist vor allem eine Qualitätsfrage des RAMs, nichts desto trotz ist für das DRAM von der JEDEC spezifiziert, dass es mindestens einen kompletten Burst absolvieren muss, bis es die Page schliessen darf. Dass das absolut sinnvoll ist, sehen wir beim nächsten Punkt.
zu 3.)
Für die Performance ist es wichtig, dass die Page nicht länger als nötig, aber so schnell wie möglich nach dem Auslesen der Daten aus den Sense Amps für einem kompletten Burst wieder geschlossen werden kann.
Vor dem Ende des Auslesens der Daten für einen Bursts die Page zuzumachen (wie bei 1 der Fall) führt dazu, dass nur 4 QWords bei einer BL von 8 übertragen werde und somit eben noch die vier restlichen QWords fehlen. D.h. die Page wird geschlossen (was Zeit kostet) und muss nocheinmal neu aufgemacht werden (was Zeit kostet) und die CL muss nocheinmal abgewartet werden (was Zeit kostet), bis die restlichen 4 QWords das RAM verlassen.
Bezüglich tRAS ist daher für die Performance optimal, wenn dies tRCD plus die Zeit beträgt, die für das Auslesen eines kompletten Bursts benötigt wird. Und da bei DDR SDRAM eben pro Takt zwei Daten den RAM verlassen, ist dies eben BL/2 (Takte).
btw: Die Diskussion dazu (http://www.lostcircuits.com/discus/messages/75/2206.html?1089121312).
Wann die Daten den Speicher verlassen, spielt keine Rolle, also ist die CL auch nicht relevant. Es geht um das Auslesen aus den Sense Amps. (Def. von CL: Die Daten verlassen den RAM genau CL Takte nach dem Auslesen aus den Sense Amps).
btw: tCL (Clock Low) ist genau wie tCH (Clock High) als die Zeit definiert, wie lange die erste bzw. zweite Takthälfte dauern darf.
Deshalb spricht man bei der CAS Latency eben nur von "CL" und nicht vom "tCL".
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.