Archiv verlassen und diese Seite im Standarddesign anzeigen : ATi R430, whats that?
reunion
2004-07-09, 12:48:32
In den heutigen News wird ja von einem R430 in 110nm gesprochen, hat dazu jemand genauere Infos??
Das könnte, wenn, dann die zukünftige Mid-Range werden, da anscheinend für die 0,11µ-Prozesse kein lowK verfügbar ist, so daß komplexere Designs kaum auf die erforderlichen Taktraten zu bekommen wären, ohne die Leistungsaufnahme explodieren zu lassen.
Am wahrscheinlichsten ist, denke ich, ein 8-Pipeline-Chip ähnlich der X800 SE, da hier Volumen gefragt sein dürfte, im Gegensatz zu den UHE-Produkten, die eben aber auch nur den UHE-Markt abdecken aufgrund ihrer Preislage.
Ansonsten könnte das auch eine nette Ente sein - nV41/RV410 passt ja so schön zusammen, wieso dann nicht einen R430 erfinden (oder sich vertippen), der gut zum NV43 passt. ;)
Strayed
2004-07-09, 16:16:49
Original geschrieben von q@e
Das könnte, wenn, dann die zukünftige Mid-Range werden, da anscheinend für die 0,11µ-Prozesse kein lowK verfügbar ist, so daß komplexere Designs kaum auf die erforderlichen Taktraten zu bekommen wären, ohne die Leistungsaufnahme explodieren zu lassen.
Am wahrscheinlichsten ist, denke ich, ein 8-Pipeline-Chip ähnlich der X800 SE, da hier Volumen gefragt sein dürfte, im Gegensatz zu den UHE-Produkten, die eben aber auch nur den UHE-Markt abdecken aufgrund ihrer Preislage.
Ansonsten könnte das auch eine nette Ente sein - nV41/RV410 passt ja so schön zusammen, wieso dann nicht einen R430 erfinden (oder sich vertippen), der gut zum NV43 passt. ;)
Sehe ich auch so, ATI wird versuchen die Produktpalette durch eine (Herstellungs-)kostengünstige Karte zu erweitern. Über genaue Daten kann man aber nur spekulieren.
Tigerchen
2004-07-10, 07:08:41
Original geschrieben von reunion
In den heutigen News wird ja von einem R430 in 110nm gesprochen, hat dazu jemand genauere Infos??
R430 = X300 in 0,11µm.
Weitergehen! Hier gibts nichts besonderes zu sehen.:)
Leonidas
2004-07-10, 10:02:40
Original geschrieben von Tigerchen
R430 = X300 in 0,11µm.
Weitergehen! Hier gibts nichts besonderes zu sehen.:)
???
Die X300 ist schon in 110nm! Außerdem ist X300 basierend auf dem RV370 - und beim R430 sehe ich keinerlei "V".
Oder meintest Du X800? Könnte passen. Ich frage mich nur, wie TSMC das ohne low-k hinbekommen will. 130nm hat low-k, 110nm nicht (bei TSMC).
robbitop
2004-07-10, 11:30:39
110nm ist ein low cost Prozess. Ich denke nicht, dass es sinnvoll wäre einen 8Pipe Chip damit zu fertigen
ironMonkey
2004-07-10, 11:41:46
Wieso nicht????
robbitop
2004-07-10, 11:44:18
weil er für diese Lasten nicht ausgelegt ist?
ausserdem bringt der 110nm Prozess ggü dem 130nm "nur" reine Kostenersparnis
reunion
2004-07-10, 12:57:34
Original geschrieben von robbitop
110nm ist ein low cost Prozess. Ich denke nicht, dass es sinnvoll wäre einen 8Pipe Chip damit zu fertigen
Eben, genau deshalb finde ich das ja ziemlich seltsam. Das kein V im Codenamen ist deutet allerdings klar auf einen High-End Chip hin...
Wenn 110nm genausogut performt wie 130nm lowk ist das ne Kostenfrage seitens ATI. Dann stellen die komplett auf 110nm um.
robbitop
2004-07-10, 13:52:15
wer erzählt sowas? :|
doppelschwoer
2004-07-10, 15:34:01
Also ich würde da auch auf ne 8 Pipe Variante Tippen, mit moderaten Takten. Das wäre im Vergleich zu den aktuellen High-End Chips schon ein Low-Cost Chip. Könnte doch der Nachfolger der erfolgreichen 9800 werden. Der wird doch bald 'nur' noch abverkauft. Da muß dann genau diese Lücke gefüllt werden. Da passen die 'V' Chips nicht rein.
Also für mich würde da nur ein 8Pipe 9800 Nachfolger reinpassen.
MadManniMan
2004-07-10, 15:43:03
In der PCGH redet ATi eindeutig darüber, daß erstmal der R350/360 die Riesenlücke zwischen X600 und X800 füllen soll - jedoch kommt später im Jahr 100% nochwas Neues.
Vielleicht ändert ATi die eigene Nomenklatur dahingehend, daß auch mal ein Midrangeprodukt ohne "V" auskommt. Damit wäre ein 8Pipe-Chip gar nicht so unwahrscheinlich. IMHO.
Ich selbst halte nen 8Piper auf R420-Basis nicht für unwahrscheinlich, denn ich halte es für möglich, daß die Leckströme für ein - heutzutage ;) - nicht mehr sooo komplexes 2Quad-Design kein sooo großes Problem darstellen. Und von 150nm auf 110nm ... klingt doch nicht schlecht ;)
Original geschrieben von robbitop
wer erzählt sowas? :|
wäre nur ein mögliches Scenario ;)
robbitop
2004-07-11, 01:08:41
angeblich soll ja noch eine X800SE kommen. Da NV mit dem NV41 ebenfalls einen 8piper bringen wird, wäre das gar nicht soo undenkbar.
IMO bei 130nm lowk
MadManniMan
2004-07-11, 01:43:11
Original geschrieben von robbitop
angeblich soll ja noch eine X800SE kommen.
ATi hat bereits einmal einen Marktteil zuerst mit Ausschuß, dann mit dedizierten Chips beliefert.
Der Radeon 9500 kam, leistungsmäßig die 9000Pro/8500 abzulösen und ward Ausschuß vom neuen Highend, dann kam der RV350 ... und sooo Mainstream muß eine 8Pipe-Lösung auch heute noch nicht sein, sodaß es nicht zwangsläufig ein "V" braucht. Imho.
Tigerchen
2004-07-11, 08:54:10
Original geschrieben von Leonidas
???
Die X300 ist schon in 110nm! Außerdem ist X300 basierend auf dem RV370 - und beim R430 sehe ich keinerlei "V".
Oder meintest Du X800? Könnte passen. Ich frage mich nur, wie TSMC das ohne low-k hinbekommen will. 130nm hat low-k, 110nm nicht (bei TSMC).
Sorry, hab da was falsch gelesen!
robbitop
2004-07-11, 10:24:54
einfach mal den Sinngehalt von Gerüchten hinterfragen..einige bis viele Gerüchte sind halbwahr oder Schwachsinn.
Ich hätte mit dem RV410 einen 8Pipe 130nm lowk erwartet
MadManniMan
2004-07-11, 12:18:23
Original geschrieben von robbitop
einfach mal den Sinngehalt von Gerüchten hinterfragen..einige bis viele Gerüchte sind halbwahr oder Schwachsinn.
Ich hätte mit dem RV410 einen 8Pipe 130nm lowk erwartet
Tja, vielleicht hat man der Fertigungsprozeß und den Codenamen geändert ;)
robbitop
2004-07-11, 13:09:06
naja 110nm sind IMO ausserhalb von low cost VPUs ungeeignet.
MadManniMan
2004-07-11, 13:29:58
Original geschrieben von robbitop
naja 110nm sind IMO ausserhalb von low cost VPUs ungeeignet.
Daß bei 0,11µ ohne low-k Leckströme problematischer werden, ist unbestritten, aber dennoch hätte ich gern mal ...naja, KO-Argumente gegen einen 2Quad 0,11µ high-k gehört.
doppelschwoer
2004-07-11, 13:49:15
Da gibt es wohl keine.
Ich denke die Erfahrung ist da einen mittel Komplexen Chip in 110nm zu bauen. Wenn der dann in der Herstellung günstiger ist, was soll dann noch dagegen sprechen?
Der einzige Grund dagegen könnte der Core Takt sein. Aber den bekommt man ja mit weiter Produktionserfahrung in den Griff, wie man schon beim 9700->9800 gesehen hat. Und die Erfahrung ist schon gesammelt...
robbitop
2004-07-11, 13:53:51
der Prozess ist laut Wavey nicht für hohe Lasten ausgelegt.
Sprich komplexere Designs laufen damit nicht oder nur unrund.
MadManniMan
2004-07-11, 13:59:49
Original geschrieben von robbitop
der Prozess ist laut Wavey nicht für hohe Lasten ausgelegt.
Sprich komplexere Designs laufen damit nicht oder nur unrund.
1) Wer ist Wavey :D
2) Sind 2Quads @ ... vielleicht ~400 - 500 MHz heute noch wirklich eine hohe Last?
StefanV
2004-07-11, 14:00:29
Original geschrieben von robbitop
der Prozess ist laut Wavey nicht für hohe Lasten ausgelegt.
Sprich komplexere Designs laufen damit nicht oder nur unrund.
Ja, nur was ist ein komplexes Design und was nicht?
Ein NV10/R100 ist auch ein komplexes Design...
nach heutigen Gesichtspunkten eher weniger, damals wars aber so
robbitop
2004-07-11, 14:39:16
Wavey = Dave Bauman. Ist das Pendant von aths bei beyond3d...ich würde jedoch sagen, dass er bessere Kontakte als aths hat und ein wenig mehr Erfahrung hat.
ein 2 Quad Chip wäre für diesen Zweck komplex.
StefanV
2004-07-11, 14:48:10
Original geschrieben von robbitop
ein 2 Quad Chip wäre für diesen Zweck komplex.
Woher hast du die Infos??
Wie kommst du darauf??
Bist du sicher, daß er auch einen 2 Quad Chip meinte und keinen 3 oder 4 Quad Chip??
Vorallendingen: WAS ist ein Komplexer Chip und was ists nicht.
Ein RV370 ist auch sehr komplex, von daher ist deine Argumentation nicht ganz wasserdicht...
robbitop
2004-07-11, 14:49:18
ich kommentiere das nicht weiter.
MadManniMan
2004-07-11, 14:52:58
Hättest nicht gleich Dave Baumann schreiben können? :D
Und wenn du einem NDA unterliegen solltest, fang in Zukunft gar nicht erst an, zu diskutieren ... wirkt etwas arrogant und bringt uns hier überhaupt nicht weiter :ratlos:
robbitop
2004-07-11, 15:05:38
nö, wer sagt, dass ich unter NDA stehe?
Sorry wenn ich arrogant wirke, das ist nicht meine Absicht.
Ich habe meine Meinung kund getan. Sicher hat man die eine oder andere Info, aber meine Meinung basiert vor Allem auf empirischen Werten meinerseits.
Ich sehe keine Möglichekeit, das brauchbar zu vermitteln. Somit klinke ich mich einfach mal aus der Diskussion aus. Zumal ich mich genauso auch irren kann.
Original geschrieben von MadManniMan
[...] aber dennoch hätte ich gern mal ...naja, KO-Argumente gegen einen 2Quad 0,11µ high-k gehört.
Rein vom Flächenverhältnis her braucht ein Chip in 0,11µ rund 16% weniger Fläche als in 0,13µ.
Kein lowK bedeutet wahrscheinlich (bitte nicht wieder ankommen mit "Quelle?" - wir sind hier im Spekuforum!) zumindest schlechteres Idle-Verhalten - möglicherweise sogar mehr Leistungsaufnahme unter Last.
Wenn dem so sein sollte, kommt man irgendwann zu dem Punkt, an dem man entweder weniger Layer und dafür mehr Fläche braucht, um die entstehende Wärme sinnvoll abzuführen. Ob das nun bei 2, 3 oder 4 Quads erreicht ist, bleibt wohl substanzlose Speku.
Dazu sollte man bedenken, daß neuere Prozesse Investitionen seitens des Fabrikanten bedeuten, die dieser sich in der einen oder anderen Form, meist jedoch in einem höheren pro-Wafer Preis, vergüten läßt.
Dazu gibt es immer Unsicherheiten, wie gut die Ausbeute dieses Prozesses unter Massenproduktionsbedingungen sein wird.
IMO spricht momentan viel für einen Mid-Ranger in 0,11µ, der Leistungsmäßig in etwa die R9800p ersetzen und günstig zu produzieren sein wird.
robbitop
2004-07-11, 15:23:38
"möglicherweise sogar mehr Leistungsaufnahme unter Last."
eher nicht.
Die denkbare Ursache wären Leckströme.
Leckströme sind bei Vollast (den Begriff Vollast kann man bei VPUs viel eher anwenden als bei CPUs) unerheblich. Denn ein leckstrom ist der Störstrom der durch den Transistor fliesst wenn der gar nicht schaltet. [Sprich die Basis (bei Feldefekttransistoren spricht man vom "Gate") gibt keine Versorgungsspannung, es fliesst kein Strom.]
Bei Vollast sollten jedoch nur wenige Transistoren nicht schalten und somit ist relativ wenig Leckstrom bei Vollast zu erwarten.
110nm wird IMO bei low Cost bleiben. Um einen 2 Quad Chip zum Laufen zu bekommen bei 110nm braucht es mehr Aufwand und da stößt der Prozess einfach auf seine Grenzen.
Bei rund 100Mio Transistoren ist es nicht so interessant 16% der Fläche zu sparen, wenn man dazu groß an der Fertigung arbeiten muss und im Grenzbereich dieser arbeitet. 110nm ist nunmal für LowCost-lasten ausgelegt.
Hast du schon einen Chip in 0,11µ dieser Größenordnung (70-110M Transistoren) in action gesehen?
reunion
2004-07-11, 15:42:00
Original geschrieben von robbitop
"möglicherweise sogar mehr Leistungsaufnahme unter Last."
eher nicht.
Die denkbare Ursache wären Leckströme.
Leckströme sind bei Vollast (den Begriff Vollast kann man bei VPUs viel eher anwenden als bei CPUs) unerheblich. Denn ein leckstrom ist der Störstrom der durch den Transistor fliesst wenn der gar nicht schaltet. [Sprich die Basis (bei Feldefekttransistoren spricht man vom "Gate") gibt keine Versorgungsspannung, es fliesst kein Strom.]
Bei Vollast sollten jedoch nur wenige Transistoren nicht schalten und somit ist relativ wenig Leckstrom bei Vollast zu erwarten.
110nm wird IMO bei low Cost bleiben. Um einen 2 Quad Chip zum Laufen zu bekommen bei 110nm braucht es mehr Aufwand und da stößt der Prozess einfach auf seine Grenzen.
Bei rund 100Mio Transistoren ist es nicht so interessant 16% der Fläche zu sparen, wenn man dazu groß an der Fertigung arbeiten muss und im Grenzbereich dieser arbeitet. 110nm ist nunmal für LowCost-lasten ausgelegt.
Das ist ja alles schon und gut, nur ist der RV370, der immerhin auch über 75mio Transistioren verfügt offensichtlich für 110nm geeignet, warum sollten bei "nur" ca. 25mio zusätzlichen Transitoren für ein weiteres Quad der prozess schon an seine grenzen stoßen? Ich glaube nicht das da die 30% mehr an Transistoren das ganze schon unmöglich machen...
robbitop
2004-07-11, 15:49:22
tja es streiten sich die Gemüter ob es nun 75Mio oder wie von ATi zur CeBit2003 angegebenen 65Mio sind.
Ich denke es macht was aus, da ATi's RV350 hervoragend mit 130nm lief, R350 aber nicht auf 130nm portiert worden ist (obwohl weniger Verbrauch und weniger Kosten pro DIE theoretisch drin wären). Es ist jedesmal ein Aufwand und ein Risiko neue Prozesse zu adaptieren. Bei 110nm gilt das ganze sogar sehr speziell.
Meine Meinung habe ich bereits dargelegt auch mit der Option, dass ich daneben liege ;)
StefanV
2004-07-11, 16:04:40
Original geschrieben von robbitop
110nm wird IMO bei low Cost bleiben. Um einen 2 Quad Chip zum Laufen zu bekommen bei 110nm braucht es mehr Aufwand und da stößt der Prozess einfach auf seine Grenzen.
Bei rund 100Mio Transistoren ist es nicht so interessant 16% der Fläche zu sparen, wenn man dazu groß an der Fertigung arbeiten muss und im Grenzbereich dieser arbeitet. 110nm ist nunmal für LowCost-lasten ausgelegt.
1. Spekulation deinerseits oder hast du genaue Infos, die du Preisgeben kannst, daß eine R300 auf 0,11µ nicht möglich ist.
2. Der Ausschuss hängt eher von der DIE Size ab, die Anzahl der Transistoren ist dabei irrelevant!!
3. von 0,15 auf 0,11 spart man etwa 50% Fläche ein...
StefanV
2004-07-11, 16:06:21
Original geschrieben von robbitop
tja es streiten sich die Gemüter ob es nun 75Mio oder wie von ATi zur CeBit2003 angegebenen 65Mio sind.
Das mit den 75Mio oder 65Mio Transis geistert aber schon etwas länger durchs Netz!!
Um genau zu sein seit der Vorstellung der RV350...
Der eine hat von 65Mio Transis gesprochen, der nächste von 75Mio.
Interessant ist aber auch, daß für den Mobile M10 und M11 weniger angegeben wird (AFAIK etwa 60Mio Transis)...
robbitop
2004-07-11, 16:10:02
1. habe ich bereits erwähnt. Basiert auf meinen bisherigen Erfahrungen und ein paar Infos.
2. je höher die Anzahl an Transistoren, desto höher die Wahrscheinlichkeit, dass es irgendwo einen Fehler gibt -> Chip unbrauchbar (bei SRAM hingegen gibt es Backuptransistoren, da ist das nicht so schlimm). Ausserdem gibt es eni weiteres Problem bei steigender Transistoranzahl, nämlich die Signalwege und die Schaltzeiten. Transistoranzahl ist eine Komponente bei den Yields
3. ja aber 130nm lowk würden ohne Weiteres machbar sein und das bei einem extrem geringen Risko.
zum RV350 ...75Mio klingen mir anhand es Inhaltes ein wenig zuviel ;) (auch die schlechte Portierbarkeit von 130nm FSG letztes Jahr sprach dort Bände)
StefanV
2004-07-11, 16:20:26
Original geschrieben von robbitop
1. habe ich bereits erwähnt. Basiert auf meinen bisherigen Erfahrungen und ein paar Infos.
2. je höher die Anzahl an Transistoren, desto höher die Wahrscheinlichkeit, dass es irgendwo einen Fehler gibt -> Chip unbrauchbar (bei SRAM hingegen gibt es Backuptransistoren, da ist das nicht so schlimm). Ausserdem gibt es eni weiteres Problem bei steigender Transistoranzahl, nämlich die Signalwege und die Schaltzeiten. Transistoranzahl ist eine Komponente bei den Yields
3. ja aber 130nm lowk würden ohne Weiteres machbar sein und das bei einem extrem geringen Risko.
zum RV350 ...75Mio klingen mir anhand es Inhaltes ein wenig zuviel ;) (auch die schlechte Portierbarkeit von 130nm FSG letztes Jahr sprach dort Bände)
1. ...wofür du bisher jedem Beweis schuldig geblieben bist :eyes:
2. nochmal:
Die Anzahl der Transistoren ist irrelevant, die Fläche ist entscheidend!!
Wenn ich 2 Chips hab, einen mit 125Mio Transis und 100mm² und einen mit 100Mio Transis aber 125mm² Fläche, dann ist letzterer deutlich teurer in der Fertigung, da die Wahrscheinlichkeit eine schlechte Stelle des Wafers zu erwischen, deutlich ansteigt.
3. und wieviel bringt denn 150nm -> 130nm??
Vermutlich weniger als 150 -> 110nm, oder?
€dit:
Tags gefixt
robbitop
2004-07-11, 16:40:08
1. ich muss gar nichts beweisen. Ich sage das ist meine Meinung und ich kann mich irren. Ausserdem ist das hier das Spekuforum
2. Durch Wiederholung wirds nicht richtiger
sicher ist die Fläche mit entscheident. Jedoch wovon hängt diese ab? Von den Transistoren und von der Packungsdichte des jeweiligen Manufakteur. Ausserdem ist der Faktor Transistoren unabhängig der Fläche ebenfalls enthalten. Bei gleicher Fläche und mehr Transistoren ist der chip anfälliger.
3. ja und 90nm wird noch besser. Du beachtest hier nicht alle Faktoren.
Was sprichte dagegen, dass der 110nm Prozess so überraschend gut ist, dass es sich für ATI lohnt auf 110nm fast komplett umzusteigen? Vielleicht ist die RV370 Ausbeute so gut, dass sie gleich beschlossen haben, den Chip entsprechend zu erweitern. So wie ATI hier vorgeht, wäre es doch technisch problemlos möglich, den RV370 x 4 zu nehmen und ihn dann zu fertigen. Selbst wenn der Chip dann nur um die 300-350MHz schaffen sollte, könnte eine 16 Pipe Version locker als x800Pro durchgehen und ein 12 Pipe Chip als X800SE.
Das wäre in jedem Falle billiger für ATI als die 130nm Teile weiterzuproduzieren.
Das ATI die X800XT(PE) nicht in 110nm fertigen kann ohne LowK ist denke ich schon klar.
GloomY
2004-07-11, 16:58:42
Original geschrieben von q@e
Rein vom Flächenverhältnis her braucht ein Chip in 0,11µ rund 16% weniger Fläche als in 0,13µ.Das ist nicht richtig. Imho sind es 28% weniger Fläche. Die Strukturgröße bezieht sich auf eine Länge. Das beeinflusst eine Fläche nicht linear sondern quadratisch. Die ganzen Strukturen werden ja nicht nur in einer Richtung geschrumpft sondern auf beiden Achsen, jeweils um das Verhältnis der beiden Strukturgrößen, um die es geht.
MadManniMan
2004-07-11, 17:02:00
Robbi,
vergiß bitte nicht, daß ATi beim RV350 -> RV370-Shrink nicht nur die Fläche durch die kleinere Strukturgröße geringer bekommen hat, sondern auch noch zusätzlich durch Optimierung der Anordnung eine Flächenprozentchen gut gemacht hat. Wäre IMHO noch ein Argument pro 2Quad-110er.
MadManniMan
2004-07-11, 17:04:45
Original geschrieben von GloomY
Das ist nicht richtig. Imho sind es 28% weniger Fläche. Die Strukturgröße bezieht sich auf eine Länge. Das beeinflusst eine Fläche nicht linear sondern quadratisch. Die ganzen Strukturen werden ja nicht nur in einer Richtung geschrumpft sondern auf beiden Achsen, jeweils um das Verhältnis der beiden Strukturgrößen, um die es geht.
Auf jeden Fall stimme ich eher deiner Variante zu, aber ich muß grad echt nen Denkfehler haben ?-)
Ich komm auf 54% Fläche ... 110nm durch 150nm -> 0,733 = x -> x^2 ... 0,54!
zeckensack
2004-07-11, 17:06:24
War der 0,15µ-Prozess (auf dem ja bekanntermassen auch der R300 basierte ;)) eigentlich ein ausschliesslicher "low cost"- oder ein edler "high performance"-Prozess?
GloomY
2004-07-11, 17:07:58
Original geschrieben von MadManniMan
Auf jeden Fall stimme ich eher deiner Variante zu, aber ich muß grad echt nen Denkfehler haben ?-)Quasar sprach auch von 0,13 µm -> 0,11 µm, nicht ausgehend von 0,15 µm.
Original geschrieben von MadManniMan
Ich komm auf 54% Fläche ... 110nm durch 150nm -> 0,733 = x -> x^2 ... 0,54! Korrekt. :)
Original geschrieben von zeckensack
War der 0,15µ-Prozess (auf dem ja bekanntermassen auch der R300 basierte ;)) eigentlich ein ausschliesslicher "low cost"- oder ein edler "high performance"-Prozess? Was ist denn das für eine Frage? :???:
Ich glaube, die ist nicht wirklich zum Beantworten gedacht, sondern eher zum Hinterfragen einiger (vermeintlicher) Logik-Schlüsse in diesem Thread ;)
MadManniMan
2004-07-11, 17:10:47
Beutel... gut gesagt :up:
Und Glühmy... aso :D Aber die 54% sind IMHO schon mehr als ein gutes Argument, einen 2Quad-er auf 0,11µ Basis zu produzieren. ;)
Und Robbi - nix für Ungut das vorhin, ok?
StefanV
2004-07-11, 17:18:29
Original geschrieben von robbitop
2. Durch Wiederholung wirds nicht richtiger
sicher ist die Fläche mit entscheident. Jedoch wovon hängt diese ab? Von den Transistoren und von der Packungsdichte des jeweiligen Manufakteur. Ausserdem ist der Faktor Transistoren unabhängig der Fläche ebenfalls enthalten. Bei gleicher Fläche und mehr Transistoren ist der chip anfälliger.
Robbi, du bringst da was durcheinander bzw verstehst was nicht ganz...
Die kaputten Cores entstehen meist durch 'unreinheiten' des Wafers...
Wieviele Transistoren ein Core besitzt, ist völlig irrelevant...
Einige Hersteller haben es auch mit Optimierungen hinbekommen, einen Core um etwa 10% zu verkleinern, ohne irgendwas am Prozess zu drehen :eyes:
StefanV
2004-07-11, 17:20:11
Original geschrieben von GloomY
Was ist denn das für eine Frage? :???:
Ich gehe mal von der rhetorischen aus ;)
Zu beantworten gibts da eigentlich nicht wirklich viel, da man als Foundry den Prozess darauf optimiert (bzw es versucht), möglichst gut zu sein.
Was die Kunden dann damit machen, ist eine andere Sache, die die Foundry nicht wirklich interessiert...
zeckensack
2004-07-11, 17:25:06
Original geschrieben von GloomY
Was ist denn das für eine Frage? :???:
Ich glaube, die ist nicht wirklich zum Beantworten gedacht, sondern eher zum Hinterfragen einiger (vermeintlicher) Logik-Schlüsse in diesem Thread ;) Doch, die ist zum Beantworten gedacht, weil ich es nämlich nicht weiss :)
Natürlich geht es letztlich wieder um die Einordnung des 0,11µ-Prozesses. Dass dieser besser als der 0,13µ-LowK-Prozess ist, ist eher zu bezweifeln -- obwohl die Technology Roadmap (http://www.tsmc.com/english/technology/t0112.htm) diesen auch unter "high performance" einordnet :|
Wenn der Prozess allerdings performanter ist als der 0,15µ-Prozess, der beim R300 zur Anwendung kam, oder zumindest gleichwertig, dann wäre IMO eben auch ein dem R300 vergleichbarer Chip darauf realisierbar. Bei gesenkten Kosten, nicht zu vergessen.
robbitop
2004-07-11, 17:30:28
Original geschrieben von zeckensack
War der 0,15µ-Prozess (auf dem ja bekanntermassen auch der R300 basierte ;)) eigentlich ein ausschliesslicher "low cost"- oder ein edler "high performance"-Prozess?
weder noch
110nm ist afaik der erste für einen speziellen Zweck dedizierte Prozess in der VPU Produktion.
@Stefan
und wovon ist die Fläche linear abhängig?
Von der Anzahl der Transistoren. Da die herstellerspezifische Packungsdichte ein fester/bekannter Faktor ist, haben wir als einziges nur die Anzahl der Transistoren, die die Fläche skalieren lässt.
Somit ist die Anzahl an Transistoren schon wichtig.
Weiterhin ist die Anzahl an Transistoren auch für die Signallaufzeiten verantwortlich und zwar DIREKT. Und diese widerum können Yields beinflussen.
Ebenfalls auch der Takt wirkt nur indirekt auf die Yields.
StefanV
2004-07-11, 17:35:44
Original geschrieben von robbitop
@Stefan
und wovon ist die Fläche linear abhängig?
Von der Anzahl der Transistoren. Da die herstellerspezifische Packungsdichte ein fester/bekannter Faktor ist, haben wir als einziges nur die Anzahl der Transistoren, die die Fläche skalieren lässt.
Somit ist die Anzahl an Transistoren schon wichtig.
Weiterhin ist die Anzahl an Transistoren auch für die Signallaufzeiten verantwortlich und zwar DIREKT. Und diese widerum können Yields beinflussen.
Ebenfalls auch der Takt wirkt nur indirekt auf die Yields.
Öhm, Robbie, kannst du mir das bitte mal näher erklären??
Hab irgendwie nicht verstanden, worauf du hinaus willst :|
zeckensack
2004-07-11, 17:40:27
Original geschrieben von robbitop
weder noch
110nm ist afaik der erste für einen speziellen Zweck dedizierte Prozess in der VPU Produktion.Das beantwortet meine Frage nicht, und ist zudem auch nachweislich falsch:
http://www.tsmc.com/english/technology/t0103.htm
http://www.tsmc.com/english/technology/t0102.htm
http://www.tsmc.com/english/technology/t0101.htm
(und auch ruhig mal die dazugehörigen Broschüren runterladen, da steht jede Menge Info drin)
Von allen diesen Prozessen gibt es laut TSMC mehrere Versionen.
Nur zum 0,11er kann ich leider keine Detailinfos finden, deswegen habe ich doch gefragt ... ich weiss dass Wavey (und andere) den Prozess als "pure optical shrink" und damit "low cost" klassifizieren. Das beantwortet leider nicht meine ursprüngliche Frage nach dem Vergleich zwischen 0,15 und 0,11.
robbitop
2004-07-11, 17:48:57
ich fürchte ich habe mich nicht klar genug ausgedrückt, Zecki. Mit Prozess meine ich eine komplette Strukturgröße die nur für einen Zweck dediziert worden ist.
Dass es bei sonstigen Prozessen natürlich low cost Optionen gibt ist mir klar.
@SP
ich habe lediglich ein paar Argumente dargelegt, die zeigen, dass die Anzahl der Transistoren eine Rolle spielt.
Genauere Infos kann dir mein guter Kollege BlackBirdSR sicher besser als ich beschreiben.
Original geschrieben von Stefan Payne
Die kaputten Cores entstehen meist durch 'unreinheiten' des Wafers...
Wieviele Transistoren ein Core besitzt, ist völlig irrelevant...
Einige Hersteller haben es auch mit Optimierungen hinbekommen, einen Core um etwa 10% zu verkleinern, ohne irgendwas am Prozess zu drehen :eyes:
1) Richtig.
2) Falsch.
Drastisches Beispiel: Du hast einen Fehler pro Wafer, der zu einem unbrauchbaren Die führen würde.
Design_1 hat einen Transistorcount, der aus einem kompletten Wafer nur einen Die herausbekommst. Da du einen Fehler pro Wafer hast, ist die Ausbeute = 0%.
Design_2 hat einen halb so hohen Transistorcount und kommt, bei ansonsten identischen Bedingungen, mit dem halben Wafer aus. Deine Ausbeute liegt auf jeden Fall bei statistischen 50%.
Design_3 hat einen Transistorcount, der 250 Dies pro Wafer erlaubt. Ein Die geht kaputt durch den Fehler - deine Ausbeute liegt bei >99,5%.
(Punktartige Fehler, die nur einen Transistor/einen Die betreffen, mal vorausgesetzt - wie gesagt, nur ein Beispiel)
3) Vielleicht, weil mehr Layer verwendet wurden?
StefanV
2004-07-11, 18:01:44
Original geschrieben von robbitop
@SP
ich habe lediglich ein paar Argumente dargelegt, die zeigen, dass die Anzahl der Transistoren eine Rolle spielt.
Genauere Infos kann dir mein guter Kollege BlackBirdSR sicher besser als ich beschreiben.
Mit anderen Worten, du kannst es mir nicht erklären, was den Schluss naheliegt, daß du nicht so ganz verstanden hast, was du hier sagst...
@Quasar
Was willst du nun damit sagen?? :|
Irgendwie kann ich deinem Posting keinen Sinn erkennen bzw irgendwas, das was mit dem von dir zitierten zu tun hat...
mrdigital
2004-07-11, 18:05:26
Original geschrieben von q@e
1) Richtig.
2) Falsch.
Drastisches Beispiel: Du hast einen Fehler pro Wafer, der zu einem unbrauchbaren Die führen würde.
Design_1 hat einen Transistorcount, der aus einem kompletten Wafer nur einen Die herausbekommst. Da du einen Fehler pro Wafer hast, ist die Ausbeute = 0%.
Design_2 hat einen halb so hohen Transistorcount und kommt, bei ansonsten identischen Bedingungen, mit dem halben Wafer aus. Deine Ausbeute liegt auf jeden Fall bei statistischen 50%.
Design_3 hat einen Transistorcount, der 250 Dies pro Wafer erlaubt. Ein Die geht kaputt durch den Fehler - deine Ausbeute liegt bei >99,5%.
(Punktartige Fehler, die nur einen Transistor/einen Die betreffen, mal vorausgesetzt - wie gesagt, nur ein Beispiel)
3) Vielleicht, weil mehr Layer verwendet wurden?
Quasar, aber der Yield in deinem Beispiel hing doch nur von der Fläche des Chips ab! Wenn es dir gelingt auf der selben Fläche mehr Transistoren unterzubringen, wird dein Yield steigen, aber wie gesagt, der Yield hing dann trotzdem nur von der Fläche des einzelnen Chips ab. Das die Fläche, die ein Chip benötigt, wiederum von der Transitorzahl abhängt ist klar, aber eben nicht nur, siehe DRAMs... pro Bit ein Transitor, d.h. auf einem Chip schon mehr als 1 Milliarde Transitoren und trotzdem brauchbare Yields, da die sich eben dicht packen lassen. Daher behaupte ich mal, dass der Yield am verwendeten Prozess und der Chipfläche hängt und eben nur indirekt am Transistorcount.
Die Diskussion dreht sich doch hier um VPU-Logik, mehr noch, um dieselbe VPU bei unterschiedlichen Prozessen, oder?
mrdigital
2004-07-11, 18:16:58
ich wollt damit nur sagen, dass man auf der selben Fläche eben auch unerschiedlich viele Transitoren unterbringen kann, was nicht zwangsläufig in einer Yieldveränderung münden muss (bei gleicher Strukturgrösse) . DRAMs sind hier nur ein Extrembeispiel, wie man auf der gegebenen Fläche viele Transistoren unterbringen kann.
Original geschrieben von Stefan Payne
@Quasar
Was willst du nun damit sagen?? :|
Irgendwie kann ich deinem Posting keinen Sinn erkennen bzw irgendwas, das was mit dem von dir zitierten zu tun hat...
Schade, da habe ich wohl mal wieder zu undeutlich geschrieben. Ich werde mir Mühe geben, das zu ändern.
Ich wollte damit aufzeigen, daß folgende Aussage in Bezug auf den aktuellen Diskussionskontext falsch ist.
Original geschrieben von Stefan Payne Wieviele Transistoren ein Core besitzt, ist völlig irrelevant...
Es ist sehr wohl relevant, wieviele Transistoren ein Core besitzt, denn im gleichen Prozess, mit gleicher Layeranzahl und gleichem Cache/Logik-Verhältnis, also denselben Rahmenbedingungen, hat der Transistorcount durchaus auch etwas mit der benötigten Fläche zu tun.
StefanV
2004-07-11, 18:26:23
Original geschrieben von Gast
Es ist sehr wohl relevant, wieviele Transistoren ein Core besitzt, denn im gleichen Prozess, mit gleicher Layeranzahl und gleichem Cache/Logik-Verhältnis, also denselben Rahmenbedingungen, hat der Transistorcount durchaus auch etwas mit der benötigten Fläche zu tun.
Quasar, kanns sein, daß du nicht soo recht meine Postings gelesen und verstanden hast?
Denn irgendwie hats den Anschein, daß du nur irgendwas rausgepickt hast :eyes:
Von daher: nice try, versuchs aber besser bei anderen, da könnte es besser funktionieren...
Sunrise
2004-07-11, 18:28:53
Original geschrieben von zeckensack
War der 0,15µ-Prozess (auf dem ja bekanntermassen auch der R300 basierte ;)) eigentlich ein ausschliesslicher "low cost"- oder ein edler "high performance"-Prozess?
Der 0.15µm-"Haupt"-Prozess ist unterteilt in:
1. core-logic (lowcost, high output)
2. high performance (delay optimiert)
3. ultra high-speed (delay- und struktur-optimiert)
4. low power (struktur-optimiert)
Welchen ATI genau nahm, entzieht sich meiner Kenntnis. Denkbar wäre ein Umstieg von 0.15µm "high performance" nach 0.15µm "ultra high-speed" im späteren R350/R360 TapeOut. Der Takt wurde deutlich gesteigert, die Abwärme / Stromaufnahme nahmen stark zu, hielten sich aber noch in Grenzen.
Der 0.11µm-"Haupt"-Prozess ist unterteilt in:
1. core-logic, general purpose (lowcost, high output)
2. high performance
Er beinhaltet zusätzlich noch Struktur-Verbesserungen in Form von "transistor enhancements", welche in Relation zum 0.13er µm-Prozess die Stromaufnahme leicht reduzieren, das ist allerdings Design-abhängig. Die Fläche wird um ca. 15-20% ge"shrinkt". Dieser Prozess (sowohl 1. als auch 2.) wird laut TSMC für Firmen mit 0.13µm-Erfahrung bei bestehendem Design empfohlen, um optisch zu "shrinken" und mehr Chips auf den Wafer zu bekommen.
Möglicherweise benötigt ATI mehr Output an SE- (OEMs, Ablösung der R3XX-High-End-Reihe) und Pro-Varianten - die derzeitigen 0.13µm-Chips sind ihnen noch nicht margenträchtig genug - und kann dies durch einen "Cost-optimized"-Prozess wie den 0.11µm abfangen. Das ist aber zum größten Teil Spekulation, aber dafür besteht ja dieses Forum.
Original geschrieben von Stefan Payne
Quasar, kanns sein, daß du nicht soo recht meine Postings gelesen und verstanden hast?
Denn irgendwie hats den Anschein, daß du nur irgendwas rausgepickt hast :eyes:
Von daher: nice try, versuchs aber besser bei anderen, da könnte es besser funktionieren...
Nein Stefan Payne. Dein Posting war in der Hinsicht nicht mißzuverstehen, so leid es mir tut.
Wenn du einen anderen Kontext meinst, solltest du es vielleicht dazu schreiben. =)
robbitop
2004-07-11, 19:21:54
"Mit anderen Worten, du kannst es mir nicht erklären, was den Schluss naheliegt, daß du nicht so ganz verstanden hast, was du hier sagst..."
@Stefan
wenn du meinst :|
Ich sagte lediglich, dass BBSR mehr Infos dazu hat und es aufgrund seines Studiums besser erklären kann. Verstanden denke ich habe ich das ganze sehr wohl.
doppelschwoer
2004-07-11, 20:03:52
Original geschrieben von Sunrise
Der 0.15µm-"Haupt"-Prozess ist unterteilt in:
1. core-logic (lowcost, high output)
2. high performance (delay optimiert)
3. ultra high-speed (delay- und struktur-optimiert)
4. low power (struktur-optimiert)
Welchen ATI genau nahm, entzieht sich meiner Kenntnis. Denkbar wäre ein Umstieg von 0.15µm "high performance" nach 0.15µm "ultra high-speed" im späteren R350/R360 TapeOut. Der Takt wurde deutlich gesteigert, die Abwärme / Stromaufnahme nahmen stark zu, hielten sich aber noch in Grenzen.
Der 0.11µm-"Haupt"-Prozess ist unterteilt in:
1. core-logic, general purpose (lowcost, high output)
2. high performance
Er beinhaltet zusätzlich noch Struktur-Verbesserungen in Form von "transistor enhancements", welche in Relation zum 0.13er µm-Prozess die Stromaufnahme leicht reduzieren, das ist allerdings Design-abhängig. Die Fläche wird um ca. 15-20% ge"shrinkt". Dieser Prozess (sowohl 1. als auch 2.) wird laut TSMC für Firmen mit 0.13µm-Erfahrung bei bestehendem Design empfohlen, um optisch zu "shrinken" und mehr Chips auf den Wafer zu bekommen.
Möglicherweise benötigt ATI mehr Output an SE- (OEMs, Ablösung der R3XX-High-End-Reihe) und Pro-Varianten - die derzeitigen 0.13µm-Chips sind ihnen noch nicht margenträchtig genug - und kann dies durch einen "Cost-optimized"-Prozess wie den 0.11µm abfangen. Das ist aber zum größten Teil Spekulation, aber dafür besteht ja dieses Forum.
Danke Sunrise, ich denke du hast wieder den Kern der Diskussion getroffen. Gute These...
Peavey
2004-07-11, 20:09:08
Warum ist sich Christoph dann seit Vorgestern so sicher, wenn es hier doch so schön ( wenn auch teils laienhaft) hin und her geht?
http://www.computerbase.de/news/hardware/grafikkarten/2004/juli/ati_nvidia_neues_grafikkartenmarkt/
"...Den Anfang machen zwei kurze Meldungen zu Chips aus dem Hause ATi. So konnten wir weitere Informationen zum RV410 auftreiben, über den wir bereits am gestrigen Donnerstag berichtet hatten. Letztendlich wird dieser nichts anderes als ein in 0,11 µm breiten Strukturen gefertigter RV380-Chip sein, der sich rein architektonisch nicht von diesem unterscheidet. Genauso verhält es sich auch mit dem R430, der eigentlich ein R420 ist, allerdings bei TSMC in Taiwan in der neuen 0,11-µm-Fertigung produziert wird. ATi möchte so offensichtlich eine Kostenersparnis in der Fertigung erreichen, da durch die feineren Strukturen die Die-größe verringert wird und somit mehr Chips auf einen Wafer passen. Zudem kommt eine Verringerung der Fertigungsstrukturen oftmals auch mit einer möglichen Taktsteigerung einher. ..."
robbitop
2004-07-11, 20:32:42
tja ... ist die Frage was dieser Christoph denn von Fertigungstechnik versteht.
MadManniMan
2004-07-11, 20:42:41
Und die Frage, warum man den RV370 nochmal als RV410 braucht :|
zeckensack
2004-07-11, 21:09:39
Original geschrieben von MadManniMan
Und die Frage, warum man den RV370 nochmal als RV410 braucht :| Ganz einfache Antwort: geiz ist geil :naughty:
MadManniMan
2004-07-11, 21:50:20
Original geschrieben von zeckensack
Ganz einfache Antwort: geiz ist geil :naughty:
Yeah, und das wird dann die AGP8X-Variante vom X300 :balla:
Leonidas
2004-07-11, 22:35:20
Original geschrieben von MadManniMan
In der PCGH redet ATi eindeutig darüber, daß erstmal der R350/360 die Riesenlücke zwischen X600 und X800 füllen soll - jedoch kommt später im Jahr 100% nochwas Neues.
Ich misstraue solchen Aussagen in dieser Linie, als daß die Hersteller gern jegliche Zukunftspläne dementieren, welche den Kunden zum Abwarten veranlassen würden. Und wenn ATi plötzlich im Midrange-Segment auf 8 Pipes gehen würde, wäre das ein Abwarten-Grund.
Leonidas
2004-07-11, 22:41:05
Original geschrieben von zeckensack
Ganz einfache Antwort: geiz ist geil :naughty:
Mmh. Da aber RV370 schon ein RV380 in 110nm ist, wieso dann nochmal den RV380 zu RV410 in 110nm machen? Passt net. Es sei denn, ATi läßt den RV370 im billigen Prozeß basteln und den RV410 im teuren.
robbitop
2004-07-11, 22:57:30
ich tippe auf einen 2 Quad Chip im 130nm Black Diamond Gewand.
Sunrise
2004-07-12, 00:16:54
Da ATI die starke Nachfrage der X800-Chips anscheinend nicht befriedigen kann, gehe ich mal von folgendem Szenario aus:
RV370: LowCost - 0.11µm - cost-per-die low - very high yields
RV380: Mainstream - 0.13µm - cost-per-die average - high yields
RV410: Mainstream - 0.11µm - cost-per-die low - high yields
R420: Enthusiast - 0.13µm - cost-per-die high - good/high yields - 8,12 und 16-Pipe
R430: High-End - 0.11µm - cost-per-die average - high yields - 8-pipe only!
***
ATI hat im LowCost-Segment bereits gut vorgelegt, daher werden nun nach und nach die restlichen Segmente mit "optimierten" "low-cost-per-die"-Prozessen versorgt, um sowohl die höhere Nachfrage zu stillen (mehr die-per-wafer), als auch die Margen zu erhöhen (kein LowK-Material erforderlich).
Der RV410 sollte demnach also ein RV380 mit 0.11µm werden, was die Ausbeute / Gewinn wieder erhöht, der die große Nachfrage nach X800-Karten bei OEMs vorerst stillen kann.
Der R430 kann eigentlich nur ein 8-Pipe Chip sein, womöglich hat man eine gute Ausbeute bei 12- und 16-Pipe-Karten, allerdings der Nachfrage entsprechend viel zuwenige 8er. Dies sollte dem effektiv entgegenwirken, und die Margen gleichzeitig erhöhen.
Insgesamt hätte man dann "Top-to-Bottom" jedes Segment abgedeckt, mit optimalen Margen / guter Ausbeute -> Win-Win-Situation.
robbitop
2004-07-12, 00:20:42
klingt gut und logisch :up:
ich bin gespannt ob der 110nm Prozess eine 100Mio Transistoren VPU bei guten Yields halten kann.
Original geschrieben von robbitop
ich bin gespannt ob der 110nm Prozess eine 100Mio Transistoren VPU bei guten Yields halten kann.
? das werden wir ohnehin nie erfahren
robbitop
2004-07-12, 11:08:08
meiner Meinung nach nicht, aber jeder kann sich mal irren.
Interessant wäre das.
reunion
2004-07-12, 11:14:51
Original geschrieben von Sunrise
Da ATI die starke Nachfrage der X800-Chips anscheinend nicht befriedigen kann, gehe ich mal von folgendem Szenario aus:
RV370: LowCost - 0.11µm - cost-per-die low - very high yields
RV380: Mainstream - 0.13µm - cost-per-die average - high yields
RV410: Mainstream - 0.11µm - cost-per-die low - high yields
R420: Enthusiast - 0.13µm - cost-per-die high - good/high yields - 8,12 und 16-Pipe
R430: High-End - 0.11µm - cost-per-die average - high yields - 8-pipe only!
***
ATI hat im LowCost-Segment bereits gut vorgelegt, daher werden nun nach und nach die restlichen Segmente mit "optimierten" "low-cost-per-die"-Prozessen versorgt, um sowohl die höhere Nachfrage zu stillen (mehr die-per-wafer), als auch die Margen zu erhöhen (kein LowK-Material erforderlich).
Der RV410 sollte demnach also ein RV380 mit 0.11µm werden, was die Ausbeute / Gewinn wieder erhöht, der die große Nachfrage nach X800-Karten bei OEMs vorerst stillen kann.
Der R430 kann eigentlich nur ein 8-Pipe Chip sein, womöglich hat man eine gute Ausbeute bei 12- und 16-Pipe-Karten, allerdings der Nachfrage entsprechend viel zuwenige 8er. Dies sollte dem effektiv entgegenwirken, und die Margen gleichzeitig erhöhen.
Insgesamt hätte man dann "Top-to-Bottom" jedes Segment abgedeckt, mit optimalen Margen / guter Ausbeute -> Win-Win-Situation.
Glaube ich nicht, ich sehe keinen Sinn darin den RV380 nochmal in 110nm als RV410 aufzulegen, das hätte man dann auch gleich machen können, außerdem gäbe es dann wie schon gesagt faktisch keinen unterschied mehr zum RV370. Ich glaube beim RV410 an einen 8-pipe Chip. Beim R430 würde ich mal abwarten ob der überhaupt existiert. Denn beim Codenamen hat ATi bis jetzt immer eine sinnvolle nummerierung verwendet, und R430 würde dann schneller sein als R420 und ich glaube nicht das dass in 110nm machbar ist.
//Edit: Laut :cop: FUAD :cop: erreicht ein RV410 7000Punkte im 3dmark03 was auch ganz klar auf ein 8-pipe design hindeutet.
http://www.theinquirer.net/?article=17152
robbitop
2004-07-12, 12:54:12
ja RV410 sollte tatsächlich ein halbierter R420XT sein. Aber ob in 110nm halte ich für Fraglich.
Dieser FUAD versteht m.E. überhaupt nichts von Fertigungstechnik und mutmaßt sogar R480 auf einem 110nm (=low cost) Prozess.
Leonidas
2004-07-12, 13:34:14
Original geschrieben von robbitop
Dieser FUAD versteht m.E. überhaupt nichts von Fertigungstechnik und mutmaßt sogar R480 auf einem 110nm (=low cost) Prozess.
Oh Hilfe.
Leonidas
2004-07-12, 13:35:04
Original geschrieben von reunion
//Edit: Laut :cop: FUAD :cop: erreicht ein RV410 7000Punkte im 3dmark03 was auch ganz klar auf ein 8-pipe design hindeutet.
http://www.theinquirer.net/?article=17152
... was wiederum den R430 zumindestens als 8-Pipe-Design überflüssig machen würde.
robbitop
2004-07-12, 13:57:52
vieleicht ist R430 eine Ente?
StefanV
2004-07-12, 14:01:20
Original geschrieben von robbitop
vieleicht ist R430 eine Ente?
Oder vielleicht ist der R430 'something else'??
deekey777
2004-07-12, 14:02:51
Vielleicht ist der R430 "nur" ein R360 mit 0,11 Fertigungstechnologie, dann würde er aber im Revier der X800SE wildern.
Sunrise
2004-07-12, 14:08:51
Original geschrieben von reunion
Denn beim Codenamen hat ATi bis jetzt immer eine sinnvolle nummerierung verwendet, und R430 würde dann schneller sein als R420 und ich glaube nicht das dass in 110nm machbar ist.
Kleiner Zusatz, dein Text passt perfekt als Einleitung (ist also nicht nur auf dich gemünzt):
Die Codenamen haben bei ATI eher evolutionäre Gründe, die RVs (und auch die Rs) sind nicht alle direkt "besser" oder "schneller", gegenüber den Vorgängern. Hier wurden jeweils Yields optimiert, der Coretakt/PCB dementsprechend angepasst, und schnellerer DDR1 (DDR2) verwendet.
- Hinweis auf TapeOuts des R300 entfernt -
Der R350/R360 unterscheidet sich in sowenigen Details (von ATI kommt da auch keine Rückmeldung, bzw. die F-Buffer-Geschichte), dass man hier schon deutlich hinterfragen kann, ob es hardwaremäßig überhaupt große Änderungen gab, oder ob sie "nur" den Temperatursensor + Optimierungen an der Struktur durchgeführt wurden (delay und transistor enhancements), welche dann zu einem "durchschnittlich" höheren Takt geführt haben.
Zu der "machbar oder nicht"-Geschichte kann ich nur sagen, dass ich jedesmal, wenn ich Tips abgegeben hatte, ob ATI es schafft, komplexe Designs auf dem jeweiligen Prozess zum laufen zu bringen, eigentlich falsch lag. Der Copper 0.15µm-Prozess, den ATI verwendet hat, wurde bis zum Anschlag ausgereizt (Stromaufnahme, bzw. Stromabgabe der 9800XT). 0.13µm LowK scheint sich sehr gut entwickelt zu haben, aber er soll sehr teuer sein. Dies will ATI jetzt mit dem 0.11µm-Prozess umgehen, ob dies problemlos gelingt, werden wir wohl nie erfahren, aber das scheint das Ziel zu sein.
Aber auch hier darf man nicht alles glauben was man hört (auch von mir nicht), je weniger Infos ATI und TSMC nach außen geben, je mehr Spielraum haben sie bei etwaigen "Verzögerungen" der jeweiligen Chips.
robbitop
2004-07-12, 14:09:40
die X800SE wäre für mich nur eine Übergangslösung wie es die 9500 damals war.
Ein solcher 2 Quad Chip wäre dann eher der RV410 wenn man die Chronologie beibehällt.
robbitop
2004-07-12, 14:12:12
"Dass der R300 mehr als 4-5 TapeOuts hinter sich hatte, wird gerne verschwiegen."
Quelle?
Sunrise
2004-07-12, 14:19:39
Original geschrieben von robbitop
"Dass der R300 mehr als 4-5 TapeOuts hinter sich hatte, wird gerne verschwiegen."
Quelle?
Gewagte Spekulation (solche Quellen können eigentlich nie zu 100% stimmen), ich hätte den Satz anders formulieren sollen.
Geschätze 4-5 TapeOuts wäre sicher besser formuliert gewesen. Faktisch nicht weiter von Bedeutung :)
MadManniMan
2004-07-12, 14:27:05
Original geschrieben von Leonidas
Ich misstraue solchen Aussagen in dieser Linie, als daß die Hersteller gern jegliche Zukunftspläne dementieren, welche den Kunden zum Abwarten veranlassen würden. Und wenn ATi plötzlich im Midrange-Segment auf 8 Pipes gehen würde, wäre das ein Abwarten-Grund.
Ich erlaube mir mal, den entsprechenden Part abzutippen:
PCGH: Aktuell gibt es ja einen riesigen Leistungsunterschied zwischen X600 und X800 (X800 XT ist teilweise drei- bis viermal so schnell wie 9600XT). Wann wird diese Lücke gestopft? Und warum nur High End und Low End?
Nils Horstbrink: Ich würde 9600 XT nicht als Low-End-Produkt bezeichnen. Aber es stimmt schon: Es gibt einen enormen Performance-Unterschied zwischen X600 und X800. Allerdings bieten wir für AGP-Systeme weiterhin die 9800-Serie an, die diese Lücke sehr gut füllt. Wir haben die Produkte in dieser Reihenfolge veröffentlicht, weil wir uns nach den Marktanforderungen richten. In vielen Fällen will der Kunde zuerst das High-End-Produkt und dann später erst günstigere Mainstream- und Einsteigerprodukte. Wie man sich vorstellen kann, werden im Laufe des Jahres weitere Chipsätze erscheinen. Wenn im Jahresverlauf der PCI-Express-Markt weiter wächst, erlaubt unsere flexible Architektur, auftretende Nachfragelücken zu schließen.
THX @Thilo für das Interview und sorry, falls es scheiße ist, daß ich aus der aktuellen Ausgabe (08/04 ... für nur 3,99€ bei ihrem Zeitschriftenhändler :naughty: ) abgeschrieben habe ;)
Original geschrieben von Sunrise
Gewagte Spekulation (solche Quellen können eigentlich nie zu 100% stimmen), ich hätte den Satz anders formulieren sollen.
Geschätze 4-5 TapeOuts wäre sicher besser formuliert gewesen. Faktisch nicht weiter von Bedeutung :)
imo viel zu hoch geschaetzt.
das haette mehr als 1 Jahr Verzoegerung bedeutet und ich glaube nicht, dass der R300 vor dem R200 erscheinen sollte.
Original geschrieben von deekey777
Vielleicht ist der R430 "nur" ein R360 mit 0,11 Fertigungstechnologie, dann würde er aber im Revier der X800SE wildern.
jep
Sunrise
2004-07-12, 14:51:34
Original geschrieben von Gast
imo viel zu hoch geschaetzt.
das haette mehr als 1 Jahr Verzoegerung bedeutet und ich glaube nicht, dass der R300 vor dem R200 erscheinen sollte.
Damit meinte ich R300 seit dem ersten Schritt (A0, A1) -> R360, sprich alle Chips von 9700pro -> 9800XT. Dafür hatte ATI mehr als 1 Jahr Zeit, ich denke schon, dass dies in etwa passt. An Magie im Chipdesign glaube ich nämlich nicht, und ATI hat diese TapeOuts (wenn es denn annähernd soviele waren) sicher auch gut "verrechnen" können.
robbitop
2004-07-12, 15:30:34
3 Chips und 4-5 TapeOuts...wo ist das bitte schlimm?
hört sich normal an.
seahawk
2004-07-12, 15:30:58
Original geschrieben von Stefan Payne
Oder vielleicht ist der R430 'something else'??
Oder das erste Speed-Update des R420. :D
R420-R430-R480
Das würde für den R500 aber nicht gut aussehen und er käme wahrscheinlich eher zeitgleich mit dem NV50.
Meine Spekulation. NV erhöht beim NV45 den Chiptakt. Die Antwort von ATI ist der R430.
Original geschrieben von Sunrise
Damit meinte ich R300 seit dem ersten Schritt (A0, A1) -> R360, sprich alle Chips von 9700pro -> 9800XT. Dafür hatte ATI mehr als 1 Jahr Zeit, ich denke schon, dass dies in etwa passt. An Magie im Chipdesign glaube ich nämlich nicht, und ATI hat diese TapeOuts (wenn es denn annähernd soviele waren) sicher auch gut "verrechnen" können.
Das ist natuerlich was anderes.=)
MechWOLLIer
2004-07-12, 15:59:15
Original geschrieben von seahawk
Meine Spekulation. NV erhöht beim NV45 den Chiptakt. Die Antwort von ATI ist der R430.
Ich denke es steht fest, dass Nvidia den Chiptakt beim NV45 bei 400Mhz beibehält und dem Chip nur ein PCI-E Interface spendiert.
Oder ist der Punkt doch noch offen?
reunion
2004-07-12, 17:00:34
Original geschrieben von deekey777
Vielleicht ist der R430 "nur" ein R360 mit 0,11 Fertigungstechnologie, dann würde er aber im Revier der X800SE wildern.
Dafür gibt es ja dann den RV410, da macht ein weiterer 8-pipe Chip keinen Sinn mehr. Ich glaube nicht das ein R430 existiert, und wenn sicher nicht in 110nm sondern als Refresh des R420 in 130nm lowk.
MadManniMan
2004-07-12, 17:07:35
Für mich ist bei der aktuellen "Faktenlage" Folgendes das Fazit - vorerst:
Es kommt ein 2Quad-Design in 0,11µ ... wie ATi das dann bekotet, ist mir relativ ;)
Hm... :gruebel:
Wenn man sich _sehr_ absichern wollte (und/oder Unerwartetes mit dem 0,13µ-R420 passiert(e)), könnte der R430 ein nativer 12-Piper mit der Option zur Deaktivierung eines Quads sein, der die Gewinnmarge im High-End/Mid-Range verbessern soll, das jetzt nur aus R9800/X800p zusammengesetzt ist.
Man könnte dadurch (und durch eine Mischbestückung der X800 Pro) sowohl das kommende Mid-Range (~R9800p/xt Niveau mit 8 Pipes aus dem "Ausschuss") als auch das lower-Enthusiast Segment (~X800 Pro) abdecken und sowohl das UHE mit 16Pipe-XT querfinanzieren, als auch die Marge durch mehr "dies" pro Wafer im Mid-Range Bereich abdecken.
robbitop
2004-07-12, 20:34:33
oder RV410 ist in 130nm lowk.
MadManniMan
2004-07-12, 22:35:23
Original geschrieben von robbitop
oder RV410 ist in 130nm lowk.
Du bringst mich da auf nen Gedanken... :grübel:
...vielleicht gibts ja vom 2Quad-er eine ähnliche Ausführung, wie vom 1Quad-er!
Zur Erinnerung:
1Quad-er: 1xEntry in 110nm als RV370, 1xLowEnd in 130nm lowk als RV380
->
2Quad-er: 1xMainstream in 110nm als RV410, 1xPerformane in 130nm lowk als R430
:kratz:
robbitop
2004-07-12, 22:40:29
wird man dann ja sehn.
Ich bin immernoch der Meinung dass es 130nm sind. Aber wie gesagt, muss das gar nichts heissen.
zeckensack
2004-07-12, 23:38:02
Vielleicht ist die Erklärung auch ganz einfach, dass alles was mit 4 beginnt technologisch der X800-Generation entspricht, also von dieser uA die Fähigkeit zur Ausführung sehr langer Shader geerbt hat.
MadManniMan
2004-07-12, 23:41:09
Original geschrieben von zeckensack
Vielleicht ist die Erklärung auch ganz einfach, dass alles was mit 4 beginnt technologisch der X800-Generation entspricht, also von dieser uA die Fähigkeit zur Ausführung sehr langer Shader geerbt hat.
Der Ansatz ist so schlecht nicht, nur könnte ich mir keinen R420-Ableger mit nur einem Quad vorstellen.
Ergo: RV410 = halber R420 mit anderem Fertigungsprozeß :grübel:
Es gibt doch auch einen 110nm Performanceprozess oder?
Dann wäre die Frage doch geklärt, dass der R430 ein R420 auf 110nm sein könnte, aber eben mit ähnlichen oder geringfügig schlechteren Eigenschaften. Hier spielen dann nur die Kosten eine Rolle, und die sind bei kleinerem Die erheblich.
Der RV410 ist dann die Value Version vom 430. 8 Pipelines denke ich sind da sehr realistisch, da man ja unbedingt den vergleichsweise unrentablen 150nm Prozess loswerden möchte. Das wäre dann quasi eine X700 ;)
So schlimm wie der 110nm Prozess hier verteufelt wird, kann der garnet sein ;), vor allem wenn es sogar eine Preformancevariante gibt.
reunion
2004-07-13, 10:12:39
Ich halte 110nm für den RV410 für durchaus realistisch, das würde dann auch die relativ geringe Taktfrequenz von nur ca. 400mhz erklären (falls INQ überhaupt recht behält), denn mit 130nm lowk müsste man IMO mindestens auf 500mhz kommen, wenn selbst der R420 mit 16pipes 520mhz erreicht...
Leonidas
2004-07-13, 10:59:29
Original geschrieben von HOT
So schlimm wie der 110nm Prozess hier verteufelt wird, kann der garnet sein ;), vor allem wenn es sogar eine Preformancevariante gibt.
Jein. Die Performance-Variante ist die normale. Die LowCost-Version ist nicht für Grafikchips, sondern Mainboard-Chipsätze und andere kleinere Halbleiter.
Leonidas
2004-07-13, 11:00:37
Original geschrieben von reunion
Ich halte 110nm für den RV410 für durchaus realistisch, das würde dann auch die relativ geringe Taktfrequenz von nur ca. 400mhz erklären (falls INQ überhaupt recht behält), denn mit 130nm lowk müsste man IMO mindestens auf 500mhz kommen, wenn selbst der R420 mit 16pipes 520mhz erreicht...
Prinzipiell hast Du Recht, aber der R420 erreicht die 520 MHz auch nur, weil ATi später als NV rauskam und so ihren Takt genau so legen konnte, daß es passte.
Original geschrieben von Leonidas
Jein. Die Performance-Variante ist die normale. Die LowCost-Version ist nicht für Grafikchips, sondern Mainboard-Chipsätze und andere kleinere Halbleiter.
ah, ok :)
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.