Kleinere Srukturbreiten -> Strom fließt besser, weshalb?

[Karümel]

Weshalb fließt der Strom "reibungsloser" je geringer der Durchmesser der , ich nenn es mal, Leitung ist.
Bei den neuen Prozessoern ist das ja so, je kleiner die Herstellung desto weniger Strom verbauchen die.

Nur woran liegt das genau?

[Korrom]

Der Strom fließt keineswegs reibungsloser, im Gegenteil. Aber wenn die Strukturen kleiner sind, kann man den Schaltkreis mit "weniger Strom" betreiben.

[3d]

strom x spannung = leistung
und wenn die sachen kleiner sind, braucht man logischerweise weniger leistung als für etwas großes.
ist meine überlegung richtig?

[Thanatos]

Ist eigentlich ganz einfach mit Physik aus der 5. Klasse zu erklären.

Denn wenn ein Kabel größer ist steigt mit Länge und Breite der Wiederstand des Kabels.Und um dieses "verschwinden" des Stromes wieder auszugleichen muss man natürlich wieder mehr saft draufgeben damit noch genug am anderen ende der leitung rauskommt.

Und wenn AMD auf 90nm umsteigen können sie damit alle Leitungen etwas enger legen und sparen so wiederum etwas Leitung, und somit auch Strom.Denn dann können sie trotz höherer Transistor Zahl die gleiche spannung nutzen wie in 110nm oder sogar weniger.:)

[Stone2001]

strom x spannung = leistung
und wenn die sachen kleiner sind, braucht man logischerweise weniger leistung als für etwas großes.
ist meine überlegung richtig?
Nope, nicht ganz. Erklärung folgt.
Denn wenn ein Kabel größer ist steigt mit Länge und Breite der Wiederstand des Kabels.Und um dieses "verschwinden" des Stromes wieder auszugleichen muss man natürlich wieder mehr saft draufgeben damit noch genug am anderen ende der leitung rauskommt.
uhh, der Widerstand eines Kabel ist: R = Rho * Länge / Querschnitt. Wenn ich den Querschnitt kleiner machte, erhöhe ich den Widerstand. Bei der Skalierung werden die Verbindungen zwischen den Transistoren in der Regel hochohmiger, die kürzere Verbindung kann das nur bedingt ausgleichen.

Und wenn AMD auf 90nm umsteigen können sie damit alle Leitungen etwas enger legen und sparen so wiederum etwas Leitung, und somit auch Strom.Denn dann können sie trotz höherer Transistor Zahl die gleiche spannung nutzen wie in 110nm oder sogar weniger.:)
Durch das "enger legen" der Leitungen spart man absolut keine Leistung ein. Warum auch?

Das ein Prozessor, der in einem kleinerem Herstellungsprozess hergestellt wird, wengier Strom verbraucht, als einer mit einer größeren Strukturbreite, liegt einfach daran, das man ihn mit weniger Versorgungsspannung betreiben kann.
Wenn ich die Strukturbreite um den Faktor S skaliere, kann ich auch die Versorgungsspannung um den Faktor S skalieren (S < 1) und habe trotzdem noch den gleichen Drainstrom.
Will ich jetzt noch zusätzlich meine Schaltung etwas schneller takten, skaliere ich die Versorgunsspannung nicht ganz mit dem Faktor wie die Strukturbreite, dadurch erhöhe ich den Drainstrom etwas. Das hat zufolge, das das umladen der Gatekapazität schneller erfolgen kann, was wiederrum bedeutet, das sich der Transistor schneller schalten lässt.
Formal ausgedrückt: Ich skaliere die Strukturbreite um S, die Versorgungsspannung aber nicht, so kann ich meine Schaltung um 1/S schneller takten.

Anmerkung: Durch die Skalierung von Strukturbreite und Versorgunsspannung, bleibt die Verlustleitung pro Fläche gleich. D.h. Die Schaltung wird wahrscheinlich schwerer zu kühlen sein, als vorher.

[Thanatos]

He he......war das 5. oder 6.?:uponder:...............wohl doch nicht mehr so gut in erinnerung :D

[Spasstiger]

Anmerkung: Durch die Skalierung von Strukturbreite und Versorgunsspannung, bleibt die Verlustleitung pro Fläche gleich. D.h. Die Schaltung wird wahrscheinlich schwerer zu kühlen sein, als vorher.

Nicht ganz, wenn du sagst, dass sich Skalierung der Strukturbreite und Skalierung der Spannung proportional verhalten (z.B. Faktor S), dann würde sich Skalierung von Fläche und Spannung zueinander quadratisch verhalten.

[Stone2001]

Nicht ganz, wenn du sagst, dass sich Skalierung der Strukturbreite und Skalierung der Spannung proportional verhalten (z.B. Faktor S), dann würde sich Skalierung von Fläche und Spannung zueinander quadratisch verhalten.
ähhh, ja lange ist es her... . Danke, das du mich zum nachschauen gezwingen hast! ;)
Der Drainstrom skaliert natürlich auch mit dem Faktor S! Man will ja das funktionale Verhalten erhalten.

Dann folgt daraus:
(die Faktoren nach der Skalierung sind mit einem ' gekennzeichnet)
Verlustleistung: P' = U'*I' = U*S + I*S = P * S²
Fläche: A' = A * S²
==> Verlustleistung pro Fläche: P'/A' = P*S² / A*S² = P/A

Eine weitere Korrektur zu oben muß ich an dieser Stelle auch noch machen:
Die Umschaltzeit eines Transistor skaliert auch mit dem Faktor S. Der Widerstand bleibt zwar gleich, aber die Kapazität ändert sich.

[Rhönpaulus]

leistungsaufnahme unipolarer digital-ic's = leckströme+ladeströme der gatter bei potentialwechsel.
die leckströme ergeben sich aus dem stromfluß durch die isolationsschichten.
je dünner die isolationsschichten desto größer sind sie.
deshalb steigt auch die leistungsaufnahme der ic's im ruhezustand wenn in der fertigung auf kleinere strukturbreiten gewechselt wird.
die ladeströme ergeben sich aus den parasitären kapazitäten der gatter.
je mehr gatter,je größer ihre (unerwünschte) kapazität jedes einzelnen gatters und je höher die anzahl taktzyklen pro zeiteinheit desto größer werden sie.
kleinere strukturbreiten in der fertigung bedeuten kleinere gatterkapazitäten und kürzere leitungslängen durch die kleinere chipfläche.
das ermöglicht wiederum schnellere signallaufzeiten und dadurch höhere taktfrequenzen.
das kleinere strukturbreiten zu kleinere leistungsaufnahme führt ist nur bedingt richtig.
ein p4,welcher auf ein vergleichbarers rechenleistungsniveau wie ein alter pentium runtergetaktet würde hätte garantiert eine deutlich höhere leistungsaufnahme als der alte,in 0.25my oder 0.33my gefertigte ur-pentium.
mit der gerade eingeführten 0.09my-technologie soll angeblich die grenze des vertretbaren kompromisses aus leckströmen+ladeströmen schon fast erreicht sein.

[Eisbär]

Sorry, wenn ich mich kurz mal einmischen will. Aber die Formeln sind fast alle gut und ausreichend.
Bis auf das P=U'*I'=U*S+I*S sein soll.
Richtig wäre, vor allem mit I=U/R, denn der Strom soll ja, wenn wir U und R skalieren, konstant bleiben.

Also ist die Formel
P=U²/R

Wenn wir jetzt sagen, wir nutzen die durchaus geringere mögliche Leitungslänge um die Erhöhung des Querschnittes bei der Formel
R(kabel)=r(material)*l(kabel [m])/a(querschnittsfläche [m²])
auszugleichen, so bleibt R konstant und U skaliert allein.
Daher also
P'=U²*S²/R

Das Leistungsplus durch kürzere Leitungen hat man übrigens bei den verbesserten Varianten der Intel-Prozessoren von Cyrix/IBM,... durch optimieren des Aufbaus gehabt und auch, zumindest theoretisch bei den onechip-Mainboard-Chipsätzen bei der North-Southbridge-Kombination (dort direkt ondie).

Was auf jeden Fall richtig ist, ist das ein kleinerer Transistor weniger Elektronen aufnehmen muss zum Schalten.

Wenn wir jetzt mal die Spannung mit einem Druck vergleichen und Strom mit einer Fließgeschwindigkeit, z.B. im Bach (Leitung), so fallen einem vielleicht noch zwei Sachen ein.
1. Schnelles Wasser will in einem begradigten Bach auch nur gerade aus. Kommt eine Ecke, so will es den Bach verlassen und gerade aus weiter. Ein paar Tropfen schaffen das auch und der Bach leckt.
2. Wird der Bach enger, so erhalten wir eine schnellere Strömung. Primär offensichtlich, sekundär nicht so einfach. Im Randbereich geht die Strömung bis fast 0m/s und somit am Rand haben wir einen Stillstand. Haben wir Dreckeffekte, so erzeugen wir sogar Strudel, die die Strömung entscheidend beeinflussen und sich ihr widersetzen. Wasser fließt ja sogar in dieser Kreisbahn entgegen dem Strom.
Was auf jeden Fall zunimmt ist der Geschwindigkeitsunterschied zwischen Außen- und Innenströmung und somit die Reibung zwischen den Wassermolekülen.
Außerdem: Je länger das Wasser da durch muss, um so langsamer wird es am Ende sein, also um so höher der Widerstand des Baches.
Der Druck ist nur um die Widerstände und Hindernisse zu überwinden

-> Wir haben Strom erst, wenn die Spannung groß genug ist.

-> Wird die Leitung kleiner, kann die gleiche Spannung nicht mehr so viele Elektronen durch das Nadelöhr schieben, der Strom sinkt.

-> Wird die Leitung länger, haben wir mehr Verlustleistung am Rand und benötigen mehr Druck, damit am Ende noch ein Strom ankommt.

-> Haben wir eine lange Leitung, können wir mehr Gas geben, bevor die nächste Kurve kommt und uns wieder ausbremst

-> Wird die Leitung kleiner, brauchen wir nicht mehr so viele Elektronen durchs Nadelöhr schieben, um die gleiche Geschwindigkeit zu erreichen.


Der Widerstand ist übrigens wie schon angedeutet von der Querschnittsfläche abhängig. Diese ist aber nicht nur von der Strukturbreite, sondern auch von der Strukturtiefe abhängig!!! Auch verschiedene Materialien und verschiedene Kapazitäten zwischen den Transistoren oder die Abstände dazwischen tun ihr übriges, ebenso wie die stärke der Dotierung des Siliziums mit Fremdatomen.

Deshalb muss ein Die-Shrink nicht umbedingt auch zu sparsameren Prozzis führen, wie uns ja AthlonXP schon mehrfach vorgemacht hat. (Intel auch)
Oft ist es eher der nächste Schritt, um neue Verfahren einfließen zu lassen, weil es eine Neustrukturierung der Anlagen bedarf. Die Effekte von SOI oder low-K/high-K-Materialien sollte man echt nicht vernachlässigen.

Der Hauptgrund bei gleicher Technik und nur einer Variation der Strukturbreite liegt wohl darin, dass ein Transistor aufgebaut ist wie zwei Dioden, eine starke und eine schwache.
Durch eine Verringerung der Größe wird es immer leichter, durch die sperrende Diode durchzuschlagen. Es reichen also kleinere Spannungen um einen Strom fließen zu lassen.


Am glücklichsten wäre man natürlich, wenn man die Transistoren nur noch mit Spannungen schalten könnte und fast keinen Stromfluss mehr hätte. Also minimale Verlustleistungen. Und das alles, ohne das schon ein kosmischer Huster ausreicht, Fehlzündungen zu verursachen.

Ok, wird mir zu müde. ich werde, wenn ich nicht mehr verständlich bin, wiederkehren!

[Stone2001]

Sorry, wenn ich mich kurz mal einmischen will. Aber die Formeln sind fast alle gut und ausreichend.
Bis auf das P=U'*I'=U*S+I*S sein soll.
Richtig wäre, vor allem mit I=U/R, denn der Strom soll ja, wenn wir U und R skalieren, konstant bleiben.

Also ist die Formel
P=U²/R

Wenn wir jetzt sagen, wir nutzen die durchaus geringere mögliche Leitungslänge um die Erhöhung des Querschnittes bei der Formel
R(kabel)=r(material)*l(kabel [m])/a(querschnittsfläche [m²])
auszugleichen, so bleibt R konstant und U skaliert allein.
Daher also
P'=U²*S²/R

hmm, merkwürdig! P' = U² * S² / R = U*S * U*S / R = U' * U*S / R = U' * I*S = U' * I', also das gleiche, wie oben! Der Drainstrom skaliert also auch bei dir mit dem Faktor S mit.

Der Drainstrom ist direkt von der Drain-Source-Spannung zu Quadrat abhängig! Im Sättigungsbetrieb ergibt er sich aus folgender Formel:
Ids = beta * (Ugs - Uth)²

Wenn man jetzt noch annimmt, das man die Substratdotierung um den Faktor 1/S erhöht und sich der Strom um Faktor S veringert, erhält man:
Ids' = beta/S * (Ugs - Uth)² * S² = beta * (Ugs -Uth)² * S


Der Hauptgrund bei gleicher Technik und nur einer Variation der Strukturbreite liegt wohl darin, dass ein Transistor aufgebaut ist wie zwei Dioden, eine starke und eine schwache.
Durch eine Verringerung der Größe wird es immer leichter, durch die sperrende Diode durchzuschlagen. Es reichen also kleinere Spannungen um einen Strom fließen zu lassen.

hmm, jetzt wird es komisch! ???
Ein Feldeffekttransistor ist zwar auch aus zwei Dioden aufgebaut, die spielen aber nur eine untergeordnete Rolle. Beide PN-Übergänge sind gesperrt, falls da mal etwas durchschlagen sollte, ist der Transistor wahrscheinlich hinüber, bzw. die Steuerwirkung des Gates ist dahin (denn dann ist der Drainstrom nicht mehr von Ugs abhängig), was aber auf das gleiche hinausläuft.

Am glücklichsten wäre man natürlich, wenn man die Transistoren nur noch mit Spannungen schalten könnte und fast keinen Stromfluss mehr hätte. Also minimale Verlustleistungen. Und das alles, ohne das schon ein kosmischer Huster ausreicht, Fehlzündungen zu verursachen.

Feldeffekttransistoren werden nur mit Spannungen geschaltet. OK, nicht ganz, zu Beginn hat man noch ein paar 'kleinere' Umladeströme. Ist der Kondensator aber erstmal aufgeladen, fliest kein statischer Strom mehr (ausgenommen Leckströme).

Bipolare Transistoren spielen in der Höchstintegration eine unwesentliche Rolle, da es bei denen auf andere Eigenschaften, als auf Fläche ankommt (den Verstärkungsfaktor z.b.).

[Eisbär]

Ist ok, du hast mich geschlagen und du hast recht.

Ich habe völlig verpennt, dass wir ja nur noch CMOS-Technik haben und es somit eher in Richtung Kondensatoren geht. Es war halt gestern doch etwas sehr spät.
Aber womit wir uns doch einig sind, die Verlustleistung sollte im Quadrat skalieren, oder nicht?

Ich werde es mir auch nochmal durch meinen kleinen Kopf gehen lassen, wenn ich wieder zu Hause bin. Was ich aber gestern mit der ersten Zeile schon mal sagen wollte ist, dass du einen Fehler in der Gleichung hattest.
P'=U'*I'=U*S+I*S wobei dass allerdings gleich (U+I)*S² wäre und somit was anderes als U*S*I*S.


Für alle mal eine interessante InternetSeite:

http://www.elektronik-kompendium.de/sites/bau/0510161.htm

Gruß
Eisbär

[Eisbär]

doppelprost

[Eisbär]

Jetzt kam mir gerade noch eine Idee zur Verlustleistung:

Und zwar war doch W = 1/2 * C * U²

wobei W = P * t

ist.

C selber war aber C = (sigma) * A / U

wobei sigma die Flächendichte und konstant war.

Wenn ich jetzt die Fläche A um den Faktor S in der Breite verringere und die Spannung um den gleichen Faktor absenke, so bleibt C konstant:

C = (sigma) * A / U = (sigma) * (A/S) / (U/S)

Da ich aber U um den Faktor S absenke, senkt sich auch W ab:

W' = 1/2 * C' * U'² = 1/2 * C * U'² = 1/2 * C * (U/S)² = 1/2 * C * U² / S²
= W / S²

Da jetzt wie schon erwähnt die Spannung aber nicht um den Faktor S gesenkt wird, sondern um S' erhalten wir:

W'' = 1/2 * ((sigma) * (A/S) / (U/S')) * U² / S'²
= 1/2 * ((sigma) * (A/U) * (S'/S)) * U² / S'²
= 1/2 * ((sigma) * (A/U) * U²) * (1/S*S')
= 1/2 * C * U² * (1/S*S')

Liege ich damit auf deiner Wellenlänge, STONE2001?

Zum Thema warum der Strom besser fließt, eigentlich tut er es gar nicht. Aber der Unterschied liegt in der Größe. Die Kapazität ist geringer, der Durchflußkanal kleiner, die Sperrwirkung ebenso. Wird noch die Spannung verringert, fließt der Strom wieder genauso gut wie vorher. Nur halt nicht mehr so viel, weil ja alles kleiner ist. Braucht es auch nicht.
Der Unterschied zwischen auf und zu bleibt übrigens gleich. Nur die Breite des Kanals verändert sich wieder, weil das ja die Sperrwirkung ist und die bleibt gleich, also in Prozent, nur sind die 100% offen halt kleiner als 100% offen beim Großen. Allerdings bleiben die 100% geschlossen bei beiden gleich, weil wir ja nur noch 0% offen haben.

Ich freue mich darauf, eines Besseren belehrt zu werden, so lernt man doch wenigstens auch was Gutes.

Gruß
Eisbär

[Stone2001]

Ist ok, du hast mich geschlagen und du hast recht.

Ich habe völlig verpennt, dass wir ja nur noch CMOS-Technik haben und es somit eher in Richtung Kondensatoren geht. Es war halt gestern doch etwas sehr spät.
Aber womit wir uns doch einig sind, die Verlustleistung sollte im Quadrat skalieren, oder nicht?
yup!

Ich werde es mir auch nochmal durch meinen kleinen Kopf gehen lassen, wenn ich wieder zu Hause bin. Was ich aber gestern mit der ersten Zeile schon mal sagen wollte ist, dass du einen Fehler in der Gleichung hattest.
P'=U'*I'=U*S+I*S wobei dass allerdings gleich (U+I)*S² wäre und somit was anderes als U*S*I*S.
hmm, meine letzte Mathe-Vorlesung liegt schon etwas länger zurück, aber eines ist sicher:
P'=U'*I'=U*S+I*S
ist falsch! Richtig müsste es heißen:
P'=U'*I'=U*S * I*S
Denn Fehler hast du auch nicht bemerkt! ;)
Und U*S+I*S = (U+I) * S und nicht (U+I)*S²!
Ich hoffe damit sind jetzt alle Fehler draussen! ;)

[Stone2001]

Jetzt kam mir gerade noch eine Idee zur Verlustleistung:

Und zwar war doch W = 1/2 * C * U²

wobei W = P * t

ist.

C selber war aber C = (sigma) * A / U

wobei sigma die Flächendichte und konstant war.

Wenn ich jetzt die Fläche A um den Faktor S in der Breite verringere und die Spannung um den gleichen Faktor absenke, so bleibt C konstant:

C = (sigma) * A / U = (sigma) * (A/S) / (U/S)

Da ich aber U um den Faktor S absenke, senkt sich auch W ab:

W' = 1/2 * C' * U'² = 1/2 * C * U'² = 1/2 * C * (U/S)² = 1/2 * C * U² / S²
= W / S²

Da jetzt wie schon erwähnt die Spannung aber nicht um den Faktor S gesenkt wird, sondern um S' erhalten wir:

W'' = 1/2 * ((sigma) * (A/S) / (U/S')) * U² / S'²
= 1/2 * ((sigma) * (A/U) * (S'/S)) * U² / S'²
= 1/2 * ((sigma) * (A/U) * U²) * (1/S*S')
= 1/2 * C * U² * (1/S*S')

Liege ich damit auf deiner Wellenlänge, STONE2001?
Beindruckende Rechnung! ;) (Vorallem die Formel für einen Plattenkondensator kannte ich bis jetzt noch nicht), auch wenn ich ihr nicht wirklich folgen kann. Das mag vielleicht daran liegen, das du den Faktor S einmal kleiner 1 angenommen hast und einmal größer 1. Hier z.b.:
W' = 1/2 * C' * U'² = 1/2 * C * U'² = 1/2 * C * (U/S)²
U/S² müsste U*S² heißen. Zum Schluß würde sich deine 'Energie' erhöhen, was nicht wirklich Sinn macht, oder?

[Eisbär]

Ok, ich glaube ich muss zusätzlich auch an der Eindeutigkeit der Worte arbeien, denn den " + müßte * sein-Fehler" hatte ich doch gemeint, mehrfach.

Und du hast auch hier echt recht, ich bin wohl mal mit den ' durcheinandergekommen. Aber was ich zeigen wollte habe ich gezeigt, nämlich wie der Faktor S² zustande kommt.

Nur eine Glanzleistung ist es nicht gewesen für jemanden, der in E-Technik bewandert ist, für jemanden, der es nur am Rande kennt und seine Stärken wo anders hat, war es nicht schlecht, finde ich. So komplett ohne Aufschrieb.

Ausdappen wollte ich es nur, damit unbedarfte andere Leser auch nachvollziehen können, worum es geht. Aber auch ich denke, die Fehler sind jetzt wech und das Thema ist gut genug ausgedappt. Wir scheinen eh noch die beiden letzten hier zu sein.

Also freue ich mich schon auf den nächsten Disput, hat mir Spaß gemacht.

Greets
Eisbär