Archiv verlassen und diese Seite im Standarddesign anzeigen : Frage zu Dualcore und Energieverbrauch
Hallo,
eins habe im Bezug zu Dualcore trotz Lesen vieler Artikel nicht verstanden.....
Wenn bei einem Pentium4 Singlecore max 90 Watt angeben ist und ein Pentium D
einfach nur 2 Singlecores "zusammengeklebt" sind, warum hat dieser dann nicht
2 x 90 Watt = 180 sondern "nur" 130?
Die Herstellungsmethoden und Strukturbreiten sind doch bei den aktuellen Single und Dualcores gleich...oder habe ich da was überlesen :smile:
Bokill
2005-09-10, 15:10:51
Wie wäre es mit -> Selektion und Definition? Wenn man nur lang genug sucht, dann könnte man auch noch deutlich sparsamere CPUs darunter finden. Ist alles eine Frage des Yields und Gesamtbedingungen.
MFG Bobo(2005)
für eine prozessorserie wird festgelegt wieviel ein prozessor maximal verbrauchen darf. danach wird getestet welche taktfrequenzen er bei welcher spannung mitmacht. liegt der verbrauch dann über der festgelegten höchstgrenze müssen frequenzen+spannung entsprechend angepasst werden um unter diese zu kommen.
der tatsächliche verbrauch einer cpu liegt deshalb meistens deutlich unter der angegebenen TDP-grenze.
die fertigung wird beispielsweise mit der zeit besser, wodurch die leistungsaufnahme der cpus sinkt, trotzdem wird meinstens das TDP nicht verändert, um dennoch einige schlechte cpus verkaufen zu können.
bei dualcore kommt noch hinzu dass es schon schwer ist eine cpu gut auszulasten. bei mehreren cpus wird das immer schwerer. daher wird weder die leistung, noch die leistungsaufnahme einer dual-core-cpu wirklich um 100% zunehmen.
Tomislav
2005-09-11, 03:19:15
Hallo
Bei einem Dualcore Prozessor ist doch nur der Kern doppelt vorhanden und nicht der ganze Prozessor der aus sehr viel mehr als nur aus einem Kern besteht. Stell es dir anders vor ein PC mit 2 Grafikkarten verbraucht auch nicht doppelt soviel wie der gleiche PC mit einer Grafikkarte, der PC mit 2 Grafikkarten verbraucht das mehr was die zweite Grafikkarte verbraucht.
Grüße Tomi
Hallo,
erst mal danke für eure Antworten.
@Gast: Intel selbst gibt ja eine TDP Grenze für den Pentium D, die aber nicht
doppelt so hoch ist wie des Singlecore.
@Tomislav
Bei einem Dualcore Prozzi ist alles doppelt vorhanden, also MMU, Cache usw.....
BlackBirdSR
2005-09-11, 08:50:54
Bei Intels Pentium-D und Pentium EE ist wirklich Alles doppelt vorhanden.
Liegt daran, dass man "einfach" nur 2 Prescotts zusammengelegt hat.
Beim Athlon64 X2 gibt es Teile die nur einmal vorhanden sind, weil sie nicht 2x gebraucht werden.
Speichercontroller, Hypertransport Interfaces etc.
Bei zukünftiges DualCore CPUs von Intel wird der L2 Cache auch nur einmal vorhanden sein, weil dann beide CPU Kerne auf ihn zugreifen können.
Dalai-lamer
2005-09-11, 09:25:17
Gibt es schon Leistungsaufnahme Messungen von den Dual Core Varianten von Intel ?
Ich glaube einfach(weiss es nicht) dass der Vcore vielleicht einfach niedriger ist= weniger Verbrauch= weniger höchst erreichbare Taktfrequenz.
Eigentlich hast du aber recht. Bei einem Dual Core wenn er genauso läuft wie ein single Core müsste er doppelt so viel Verbrauchen.
Ganon
2005-09-11, 10:00:02
Beim Athlon64 X2 gibt es Teile die nur einmal vorhanden sind, weil sie nicht 2x gebraucht werden.
Speichercontroller, Hypertransport Interfaces etc.
Hätte es einen Vorteil für jede CPU einen Speichercontroller zu implementieren? Weil FreeScale hat das mit dem MPC8641D (DualCoreG4) vor, soweit ich das gelesen habe:
http://www.freescale.com/webapp/sps/site/overview.jsp?code=DRPPCDUALCORE
Oder klingt das nur missverständlich?
BlackBirdSR
2005-09-11, 11:55:58
Hätte es einen Vorteil für jede CPU einen Speichercontroller zu implementieren? Weil FreeScale hat das mit dem MPC8641D (DualCoreG4) vor, soweit ich das gelesen habe:
http://www.freescale.com/webapp/sps/site/overview.jsp?code=DRPPCDUALCORE
Oder klingt das nur missverständlich?
Kommt immer drauf an.
Beim K8 ist es so, dass der Speichercontroller zusammen mit den CPU Kernen + Cache an der SRQ (System Request Queue) hängt.
Alle Anfragen der beiden Kerne treffen dort ein, und können dann direkt vom Speichercontroller bedient werden.
Ein Upgrade wäre dann ein breiterer Speichercontroller, oder 2 die zusammengeschalten sind. Für jeden Kern einzeln geht das aber so nicht direkt.
Bei einem Shared L2 Cache sind 2 unabhängige Speichercontroller meiner Meinung auch sinnlos.
Beim e600 scheint es sowas nicht zu geben. Daher bekommt jede CPU einen Speichercontroller, und die Anfragen laufen dann über den BUS, scheint es mir.
Könnte darauf hindeuten, dass die Kerne untereinander nicht verbunden sind, und das erst über den MPX Bus passiert.
Aber ich bewege mich in diesem Post auf Glatteis ;)
@Gast: Intel selbst gibt ja eine TDP Grenze für den Pentium D, die aber nicht
doppelt so hoch ist wie des Singlecore.
man muss dann die cores eben mit einer spannung/frequenz so anpassen dass du unter die TDP-grenze kommst. mit einer sehr hohen TDP-grenze erhöhst du prinzipiell in erster linie den yield der schnellen prozessoren, da dann auch mehr schlechte prozessoren mit hohen frequenzen verkauft werden können.
nebenbei möchte ich noch bemerken das intels dual-core-cpus deutlich niedriger getaktet sind und damit auch mit einer niedrigeren spannung auskommen als die hochgetakteten P4-prozessoren.
Hätte es einen Vorteil für jede CPU einen Speichercontroller zu implementieren?
du könntest theoretisch 2 dual-channel-controller verbauen und damit insgesamt ein 256bit DDR-interface erreichen. ein passendes mainboard wäre allerdings unbezahlbar.
stav0815
2005-09-11, 12:58:01
du könntest theoretisch 2 dual-channel-controller verbauen und damit insgesamt ein 256bit DDR-interface erreichen. ein passendes mainboard wäre allerdings unbezahlbar.
es gab doch mal so einen Versuch, den Speicher mitsamt der CPU auf ein Modul zu packen um damit 256bit relativ kostengünstig zu erreichen.
Aber das scheiterte irgendwie dann doch am Aufwand.
Igzorn
2005-09-11, 13:34:40
du könntest theoretisch 2 dual-channel-controller verbauen und damit insgesamt ein 256bit DDR-interface erreichen. ein passendes mainboard wäre allerdings unbezahlbar.
Sowas gibt es schon lange.
Dual opteron board können für jede cpu einen eigenen Dual channel kanal bieten.
Sowas hat zum beispiel ein K8w oder K8WE von Tyan. Von Iwill gibt es auch genügend board sowie von andern herstellern auch.
Im übriegen gibts es auch board mit mehreren CPUs und die haben dann dementsprechend mehrere 128bit speicher kanäle.
Also ein problem stellt das nicht dar.
Es macht einen grossen Unterschied, ob du zu zwei Prozessoren jeweils 128 Leitungen legen musst, oder zu einem Prozessor 256 (bzw. mit Steuerleitungen o.ae. sogar noch mehr).
Bokill
2005-09-11, 14:14:55
... Beim e600 scheint es sowas nicht zu geben. Daher bekommt jede CPU einen Speichercontroller, und die Anfragen laufen dann über den BUS, scheint es mir.
Könnte darauf hindeuten, dass die Kerne untereinander nicht verbunden sind, und das erst über den MPX Bus passiert. ... Ja das ist ein aufgebohrter modifizierter MPX Bus.
Da hat Motorola ein ähnliches Buskonzept innerhalb der CPU, wie IBM mit seiner Power 4/5-Linie. Allerdings ist auch die Motorolalösung sehr schnell und vor allem unabhängig vom extrernen Chipsatz. Der modifizierte interne MPX CPU-Bus ist für die Koordinierung der Datenströme zwischen Kern 1 und Kern 2 zuständig. Allerdings nutzt Motorola zur CacheKohärenz das MESI Protokoll, statt AMDs aktuellerem MOESI Protokoll.
Zudem ist Rapid I/O sicherlich nicht der langsamste Chip-Chipsatzinterconnect. Kurzform: Die Lösung von Motorola ist voll auf der Höhe der Zeit und kann ähnlich gut skalieren wie die Konkurrenz rund um HyperTransport.
MFG Bobo(2005)
Igzorn
2005-09-11, 14:41:28
Es macht einen grossen Unterschied, ob du zu zwei Prozessoren jeweils 128 Leitungen legen musst, oder zu einem Prozessor 256 (bzw. mit Steuerleitungen o.ae. sogar noch mehr).
Naja das war darauf bezogen das ein passendes Mainboard teuer sei. Von der cpu war da nicht die rede obwohl ich da auch nicht so die probleme sehe.
Oh doch, das sind Probleme. Das Layout ist bei Dual Channel schon ziemlich irrsinnig, ich hab da mal Routings gesehen.
Das Problem ist ja, dass beim Speicher alle Leitungen fast exakt gleich lang sein müssen damit es keine Laufzeitunterschiede gibt.
Naja das war darauf bezogen das ein passendes Mainboard teuer sei. Von der cpu war da nicht die rede obwohl ich da auch nicht so die probleme sehe.
Genau darum ging es mir auch. Es ist fuer den Mainboardentwickler ein gigantischer Unterschied, ob er x Leitungen zum Punkt A legen muss, oder 2*x Leitungen. Siehe mein Vorposter.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.