PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : 128MB wegtun??


[Bi]n ein Hoeness
2001-08-06, 13:01:42
ich hab zwei 128er riegel und einen 256er in meinem rechner
der
erste 128er hat bei cpucool folgende werte:

[Bi]n ein Hoeness
2001-08-06, 13:03:12
der 2te 128er und der 256er diese:

StefanV
2001-08-06, 13:09:34
@Hoeness

Schau mal im Suche/Biete Forum, da biete ich einen 256MB Apacer an ;)...

[Bi]n ein Hoeness
2001-08-06, 13:17:20
der erste riegel hat also deutlich schlechtere werte
meint ihr, ich sollte ihn rausnehmen??
oder wenigstens in den dritten slot stecken??
bremmst der mein system??
außerdem wären 384 MB auch noch genug, gell
was ratet ihr mir?
aber jetzt bitte nicht: kauf dir infineon-ram
den brauch ich nicht
und außerdem bin ich bis jetzt mit noname-ram immer gut gefahren

ow
2001-08-06, 13:19:33
DIe Werte sind doch ok.


Beide SDRAMS sind fuer CL3 Betrieb bei 133MHz spezifiziert, der 2. vertraegt zudem CL2 bei 100MHz.

Oder wie war die Frage??? :D

StefanV
2001-08-06, 13:20:10
Nimm ihn raus und pack ihn in die Ecke...

Ansonsten kannst du es ja mal 'ausbenchen' ;)...

[Bi]n ein Hoeness
2001-08-06, 13:34:03
also noch mal: das erste pic bezieht sich nur auf einen der beiden 128
der 2te 128 und der 256 haben die gleichen werte, die auf dem zweiten pic
die beiden bilder unterscheiden sich nicht nur bei CAS-latency und pc 100 spec, sondern auch bei 2nd cycle time und 2nd access time
und weil der eine da so langsam ist hab ich mich gefragt ob der raus sollte
was meint ihr?
oder sollte der nur einfach in den letzten slot? wird er da weniger gebraucht?? momentan ist er im ersten

JFZ
2001-08-06, 22:59:31
Das sind doch eh nur die Werte des EEPROMS auf dem Riegel. die sind doch sowieso auf den meisten Spiecherbausteinen falsch. Die werden nur verwendet, um die autoeinstellungen im Bios zu machen. Wenn du die Settings von Hand änderst, werden diese Angaben nicht berücksichtigt.

Man glaubt gar nicht, was für ein Müll im EEPROM stehen kann. Bei meinem 128 MB Riegel steht z.B. 64 MB...

ow
2001-08-07, 10:53:24
Originally posted by [Bi]n ein Hoeness
also noch mal: das erste pic bezieht sich nur auf einen der beiden 128
der 2te 128 und der 256 haben die gleichen werte, die auf dem zweiten pic
die beiden bilder unterscheiden sich nicht nur bei CAS-latency und pc 100 spec, sondern auch bei 2nd cycle time und 2nd access time
und weil der eine da so langsam ist hab ich mich gefragt ob der raus sollte
was meint ihr?
oder sollte der nur einfach in den letzten slot? wird er da weniger gebraucht?? momentan ist er im ersten




Vielleich solltest du dich erst informieren, damit du weisst wovon du redest.

Aus dem ersten Bild ist klar ersichtlich, dass NUR CL3 unterstuetzt wird. Also sind die 2nd cycle/access werte (naemlich die fuer CL2) nicht von Interesse, da ungueltig.

1st cycle/access : CL3
2nd cycle/access : CL2
3rd cycle/access : CL1


Mehr CLs sind nicht vorgesehen nach der Spec.

Unregistered
2001-08-07, 11:40:11
Originally posted by Stefan Payne
Nimm ihn raus und pack ihn in die Ecke...

Ansonsten kannst du es ja mal 'ausbenchen' ;)...
alte golden regel das langsamste in den ersten slot ansonsten wenn das langsammere in den letzten kommt orientiert es sich an den schnelleren und wird somit übertaktet und könnte zerstört werden aber evntl willst du es ja ausserhalb der spek betreiben aber ansonsten das langsamme in slot 1

[Bi]n ein Hoeness
2001-08-07, 11:55:17
danke, unregistered
genau das wollte ich wissen

Unregistered
2001-08-07, 11:59:54
Originally posted by Unregistered
alte golden regel das langsamste in den ersten slot ansonsten wenn das langsammere in den letzten kommt orientiert es sich an den schnelleren und wird somit übertaktet und könnte zerstört werden aber evntl willst du es ja ausserhalb der spek betreiben aber ansonsten das langsamme in slot 1


a) Punkt oder Komma gefaellig??

b) Prinzipiell ja, aber nicht weil sich Module im letzten Slot nach den anderen richten (das ist Bloedsinn), sondern weil die Leiterbahn Chipsatz - RAMModul kuerzer ist.

StefanV
2001-08-07, 12:50:55
@Last guest

ow, wohl vergessen dich einzuloggen, oder???

Unregistered
2001-08-08, 12:03:38
Originally posted by Unregistered



a) Punkt oder Komma gefaellig??

b) Prinzipiell ja, aber nicht weil sich Module im letzten Slot nach den anderen richten (das ist Bloedsinn), sondern weil die Leiterbahn Chipsatz - RAMModul kuerzer ist.

glaube nicht das er vergessen hat sich einzulogen :(

ersten rechtschreibungundsatzbaukannstedirsonstwo ist mir ziemlich egal aber nun zu deinem blödsinnnnnnnnnPerformance-Analyse

Bei SDRAMs bestimmen hauptsächlich drei Parameter die Performance und Qualität eines DIMMs: Zykluszeit, Zugriffszeit und die CAS-Latency.

Dabei werden die Zugriffszeit und Zykluszeit oft in einen Topf geworfen und falsch interpretiert. In den Anzeigen von Versendern sowie in Schaufenster-Aushängen finden sich immer wieder verwirrende Angaben. Zur Erkennung fehlerhafter Parameter und richtigen Interpretierung sind Fachkenntnisse erforderlich.


[6 kByte] Bild 6: Die Performance eines SDRAMs hängt von den Parametern Zykluszeit, Zugriffszeit und CAS-Latency ab.



Zykluszeit: Bei einer Frequenz von 100 MHz beträgt die Zykluszeit genau 10 ns. Die steigende Flanke des Systemtakts wiederholt sich also alle 10 ns. PC100-SDRAMs müssen innerhalb dieser Zeit im Burst-Zugriff ihre Daten liefern können. Intel hat in seinen Spezifikationen eine Zykluszeit von 8 ns für 100-MHz-SDRAMs vorgegeben. Der theoretischer Grenzwert liegt damit bei einer Taktfrequenz von 125 MHz und ist als Sicherheitspuffer gedacht. SDRAMs mit einer Zykluszeit von 10 ns sind daher nicht PC100-konform und nur für den 66-MHz-Betrieb spezifiziert. Bei PC133-SDRAM müssen alle 7,5 ns ihre Daten im Burst-Zugriff liefern können.
Zugriffszeit: bei SDRAM die Zeit nach der steigenden Taktflanke bis zum gültig werden der Daten. Im Englischen wird die Zugriffszeit Tac als clock access time bezeichnet. Sie muss kleiner sein als die Zykluszeit des Taktsignals, sonst werden die Daten erst gültig, wenn schon der nächste Takt beginnt. Ein kontinuierlicher Datenstrom mit jedem Takt wäre nicht möglich. Die PC100-Spezifikation sieht eine Zugriffszeit von 6 ns vor. Intel räumt allerdings auch eine Ausnahme ein: Sind nur zwei DIMM-Bänke belegt, können Module mit einer Zugriffszeit von 7 ns eingesetzt werden. Für einen stabilen Betrieb bei Vollbestückung oder in leicht übertakteter Umgebung ist auf jeden Fall der Einsatz von 6-ns-SDRAMs zu empfehlen. Die Zugriffszeit ist auch in der PC100-Beschriftung angegeben (PC100-322-620). Bei PC133-Modulen ist die Zugriffszeit generell auf 5,4 ns festgelegt.
CAS-Latency: bezeichnet die Zeitspanne zwischen dem Anlegen der Spaltenadresse per CAS-Signal und den ersten gültigen Daten am Ausgang. Die CAS-Latency ist bei 100-MHz-SDRAMs mit zwei oder drei Taktzyklen spezifiziert. PC100-Module sind in beiden Ausführungen erhältlich. Ein Latency-3 Modul ist bei 100 MHz mit einer CAS-Latency von drei zu betreiben, bei 66 MHz kommt es mit einer Verzögerung von zwei Taktzyklen aus. Die korrekte PC100-Beschriftung lautet beispielsweise: PC100-322-620. Die teureren Latency-2-PC100-DIMMs benötigen selbst bei 100 MHz nur zwei Taktzyklen für gültige Daten. Sie eignen sich zudem gut fürs Overclocking. Wird der Bustakt auf über 100 MHz angehoben (z.B. 104 oder 112 MHz), dann bietet das Modul noch Reserven und lässt sich mit einer CAS-Latency von drei betreiben. PC100-Beschriftung für Latency-2-DIMMs: PC100-222-620. PC133-Module gibt es dagegen nur mit einer CAS-Latency von 3. Bei 100-MHz-Taktfrequenz kann mit Latency-2 betrieben werden.

Was PC100- und PC133-SDRAM in der Praxis an Performance bringen, wird aus unseren CPU-Benchmarks schnell ersichtlich. Und wie sich SDRAM im Vergleich zu VCM und DRDRAM schlägt, zeigt der Artikel Speicher-Benchmarks

Vom 31.12.1999
Mehr Bandbreite mit PC133

Prozessoren mit 133-MHz-FSB gibt es bei Intels Pentium III mittlerweile genügend. Grafikkarten mit AGP 4X benötigen für die volle Performance ebenfalls einen Arbeitsspeicherzugriff von 133-MHz-Taktfrequenz. Der Bedarf an PC133-SDRAMs mit ihrem synchronen Systemtakt ist somit vorhanden. Auch Intel hat das nach seiner schleppend in die Gänge kommenden Rambus-Architektur erkannt und jetzt entsprechende Chipsätze in der Roadmap. Natürlich sieht Intel PC133-SDRAM nur als weiteren Zwischenschritt für den propagierten Rambus-Standard an.

Initiator und treibende Kraft des PC133-Standards ist aber der taiwanesische Chipsatz-Hersteller VIA. Mit dem Apollo Pro 133/A für Slot-1 und dem Apollo KX133 für AMDs Athlon gibt es bereits Chipsätze, die einen Speichertakt von 133 MHz erlauben. PC133-DIMMs sind ebenfalls in großen Mengen verfügbar, zu Preisen, die zirka 10 Prozent über PC100-DIMMs liegen. Entsprechende Chipsätze von Intel für PC133-SDRAM gibt es mit dem 815 (Codename Solano 2) voraussichtlich im Q2/00. Der seit Oktober 1999 verfügbare Intel 810e Chipsatz beherrscht einen 133-MHz-Speicherzugriff nur auf den 4 MByte großen SDRAM-Grafik-Cache, der auf dem Mainboard integriert ist.


Vergleich: PC100- und PC133-SDRAM
Parameter PC100-222 PC100-322 PC133-333
Max. Frequenz @ CL = 3 100 MHz 100 MHz 133 MHz
Max. Frequenz @ CL = 2 100 MHz 83 MHz N/A
Zugriffszeit @ CL = 3 6 ns 6 ns 5,4 ns
Zugriffszeit @ CL = 2 6 ns 7 ns N/A
CAS-Latency 20 ns 30 ns 22,5 ns


Gegenüberstellung von zwei PC100-SDRAMs mit Latency 2 und 3 sowie einem PC133-SDRAM mit Latency 3




Die Bandbreite von PC133-SDRAMs mit 64-Bit-breiten Speicherzugriffen liegt bei maximal 1,06 GByte/s. Gegenüber den PC100-DIMMs mit 800 MByte/s entspricht das einer Steigerung von rund 33 Prozent - im Idealfall. Die Taktzykluszeit hat sich von 10 ns auf 7,5 ns verkürzt. Entsprechend ergeben sich für die Parameter der PC133-SDRAMs andere Werte. (cvi)

PC100/133-Spezifikation - Teil I

Entscheidend für die Qualität eines Speichermoduls ist das Zusammenspiel zweier Komponenten: die Modulplatine und die darauf platzierten SDRAM-ICs. Die PC100-Spezifikation umfasst deshalb für beide Komponenten genaue Anforderungen, die für den stabilen 100-MHz-Betrieb einzuhalten sind. Denn die schnellsten und hochwertigsten Speicherchips nützen wenig, wenn das PCB von minderwertiger Qualität ist und die Signallaufzeiten verändert. Intel hat in seinen Vorschriften auch einfache, aber für den Käufer wichtige Details nicht vergessen. PC100-konforme SDRAM-DIMMs müssen durch eine detaillierte Beschriftung eindeutig als solche erkennbar sein.

Komplett neu sind die Intel-Dokumente allerdings nicht. Die Spezifikation für DIMMs basieren größtenteils auf den im Dezember 1996 vom JEDEC-Komitee verabschiedeten Standard für 168-polige SDRAM-DIMMs. Die folgende Auflistung fasst die wichtigsten Kernaussagen der PC100-Spezifikation von Intel und deren Bedeutung zusammen. Die PC133-Spezifikation von VIA basiert weitgehend auf den JEDEC- und Intel-Vorgaben. Auf Unterschiede weisen wir entsprechend hin:

Minimale und maximale Leiterbahnlängen für alle Signale auf dem DIMM. Die Signallaufzeiten sind damit kalkulierbar und lassen sich in den Timings der Speicherzugriffe berücksichtigen. Intel fasst die Adress-, Daten-, Takt- und Kontrollsignale in sieben Gruppen zusammen. Das JEDEC-Komitee spezifizierte nur maximale Leiterbahnlängen. Ist die minimale Länge nicht vorgegeben, kann durch zu kurze Leiterbahnen der Laufzeitunterschied zu Signalen auf längeren Leiterbahnen ein Maximum überschreiten. Durch die Eingrenzung der Signallaufzeiten in ein Min-Max-Fenster können sich die Verzögerungen zwischen zwei Signalen nur in einem definierten Bereich bewegen.
Leiterbahnbreite und Leiterbahnabstand. Die Adress-, Daten-, Takt- und Steuerleitungen müssen auf dem PCB exakte Vorgaben für die Leiterbahnbreite einhalten. Der minimale Abstand zwischen benachbarten Leitungen darf ebenfalls nicht unterschritten werden. Die Leiterbahnbreite ist auf 6 mil (0,15 mm) und der Leiterbahnabstand auf 10 mil (0,25 mm) festgelegt. Für Taktsignalleitungen gilt ein minimaler Leiterbahnabstand von 12 mil (0,30 mm). Diese Designvorschriften minimieren das Übersprechverhalten zweier benachbarter Leitungen und helfen, die Impedanz der Platine zu kontrollieren.
Anordnung und Anzahl der SDRAMs. Geeignet sind nur SDRAMs mit Gehäusen für die direkte Oberflächenmontage. Die Platzierung der ICs darf auf einer oder beiden Seiten der Platine erfolgen. Sie geschieht in Hinsicht auf die Forderung nach den minimalen und maximalen Leiterbahnlängen.

Fortsetzung nächste Seite...


quelle techcannel und nun denke er mal nach es geht hier nicht um die megahertz sondern um die zugriffszeit (ns)
deswegen muss der langsammste ( langsam bezogen auf die ns)
im ersten sein Punkt schluss aus ohne komma (mein teil)

ow
2001-08-08, 12:57:43
@ Unreg


Verstehst du das auch, was du da aus irgendwelchen Websiten zitierst??

Fuer mich ist das nix neues, weiss ich alles.


Die RAM Specs gibt's uebrigens als pdf-Datei bei Intel, wenn jemand genug technischen Sachverstand hat, kann er ja mal reinschauen.

StefanV
2001-08-08, 13:34:01
@Guest

Das ist ja auch der Unterschied bei der Angabe der ns zwishcen syncronem und asyncronem RAM...

bei ADRAM bedeutet das die Zugriffszeit, bei SDRAM die zykluszeit des Taktsignals...

Der Zugriff wird auch als Latenz beichnet...

Dauert so pi mal daumen ca. 3+3+3+5 Takte, bis da was raus kommt...

Wobei RDRAM eine sehr hohe Latenz hat (45ns) gegen die 20ns bei PC-133-3-3-3 RAM...

Unregistered
2001-08-08, 13:57:47
Originally posted by ow
@ Unreg


Verstehst du das auch, was du da aus irgendwelchen Websiten zitierst??

Fuer mich ist das nix neues, weiss ich alles.


Die RAM Specs gibt's uebrigens als pdf-Datei bei Intel, wenn jemand genug technischen Sachverstand hat, kann er ja mal reinschauen.


ja genau ich guck lieber bei der jedec intel macht aus einem mb ja auch 1000 kb is auch falsch aber selbst bei intel wirst du fündig und bemerken das ich recht habe