wie testen Hersteller cpus auf funktionsfähigkeit und taktfreudigkeit

[ESAD]

Ich hab da ein Frage und zwar würde es mich interessieren wie bei CPU Hersteller eigentlich ihre Cpus auf Taktfreudigkeit und allgemein auf Funktion testen. Wird da jedes die erst mit dem Package verbunden und dann in einen Sockel gesteckt und durch getestet? das würde doch Geld verschwenden? Da ja das Package umsonst gemacht werden würde
ist es möglich kaputte dice kosten effizient noch auf dem waver zu identifizieren?
wie wird die erreichbare Taktbarkeit herausgefunden?
von CPU zu CPU schwankt ja auch der Standard vcore wird also immer speziell für eine die festgelegt? (natürlich unter Inbezugnahme von Sicherheitsabstand sodass standardmäßig die vcore nicht unter einem bestimmen wert eingestellt wird bzw darüber)
Wie lange dauern diese Tests denn ungefähr?

[X.Perry_Mental]

Wikipedia sagt dazu unter Anderem:
"In der Endkontrolle werden die Prozessoren schließlich hinsichtlich ihrer Taktfestigkeit klassifiziert, wobei anhand eines für jeden Prozessortyp individuell entwickelten Testprogramms physikalische Eigenschaften wie Signalpegel bei verschiedenen Takten überprüft werden. Hierbei wird besonders auf laufzeitkritische Signalwege auf dem CPU-Die geachtet, um Speed Paths zu verhindern."
Die ganze Seite und weiterführende Links findest Du unter: http://de.wikipedia.org/wiki/Hauptprozessor

[Scose]

Genau das hab ich mich auch schon gefragt, bekam hier aber keine Antwort auf meinem damals erstellen Thread.

Allerdings frag ich mich wie die Hersteller von GPU's das ganze testen, weil je nach Ausführung gibt es da andere PCB's und Speicherbestückung.

Bei CPU's stell ich mir das noch einfacher vor, Chip inkl. Aufbau fertigstellen, testen und dann entsprechend der erreichten Werte Modellname vergeben und "bedrucken".

Das nutzlose Packaging der Chips die komplett durchfallen kann man wohl noch verschmerzen...

Aber wie funktioniert das bei GPU's z.B.?

Wie können die vor dem "Bau" der eigentlichen Graka wissen wie schnell ein Chip geht?

Wegen den Signalwegen kann ich mir kaum vorstellen das die das Teil in irgendeinen gesockelten Testaufbau setzen um das ganze zu evaluieren.

Wäre wirklich mal Interessant zu wissen wie genau das gemacht wird.

[Gast]

Das wird dir keiner sagen können. Die, die es genau wissen dürfen es nicht weil Betriebsgeheimnis. Und die anderen labern nur rum ohne es genau zu wissen.

[Scose]

Warum Betriebsgeheimnis?

Ich schätze das wird wohl jeder grosse Chip-Hersteller auf sehr ähnliche Art und Weise machen.

Irgendeinem grundsätzlichen Verfahren muss das ganze ja entsprechen...

[Gast]

Wei die Sicherheit der Zuordnung und die Geschwindigkeit sowie das Verfahren an sich einen grossen Einfluss auf Rentabilität (Fehlerrate / Zeitaufwand / "Ausschuss") haben. Das ist absolut "Top Secret".

[X.Perry_Mental]

Warum Betriebsgeheimnis?

Ich schätze das wird wohl jeder grosse Chip-Hersteller auf sehr ähnliche Art und Weise machen.

Irgendeinem grundsätzlichen Verfahren muss das ganze ja entsprechen...
Da werden sehr viel Erfahrungswerte drinstecken. Man testet die Speedpaths, die Signalstärke, das Rauschen usw. und hat dann eine Vorstellung davon, wie viel man der CPU/GPU im Sockel oder auf der Platine zumuten kann.
Dazu kommt dann eventuell noch eine Vorsortierung der der Dice je nach Lage auf dem Wafer (Laut einer älteren C'T sind die mittigen Dice meistens taktfreudiger als die außen liegenden).

[BlackBirdSR]

Es gibt verschiedene Methoden um die Chips zu testen.
Auf dem Wafer kann man die Chips prinzipiellen Funktionsprüfungen unterziehen. Durch bestimmte Teststrukturen auf dem Wafer und Chip kann man auch erste Einschätzungen zur Leistung treffen.

Später folgen dann Burn-In und komplette Betriebstests. Dort stellt sich auch herraus, ob die angesetzte Spannung für den angestrebten Takt zu niedrig ist. Dann wird der Takt gesenkt.

Die Spannung ist generell eine Funktion des Prozesses und der benötigten Ausbeute. Sie wird nur sehr selten an die Chips direkt angepasst. Es wird also Taktfrequenz, Verlustleistung und Lebensdauer geprüft.

Wie das nun im Detail aussieht kann ich dir mangels Erfahrung nicht sagen.
Allerdings gibt es viele PDFs und Infos von herstellern solcher Testmaschinen. Zum Test auf dem Wafer selbst müsste man allerdings die Halbleiterfirma befragen.
Allerdings muss man ja nicht alles aus dem Kopf wissen. Manchmal unterscheidet sich der angebliche Profi vom Unwissenden nur dadurch, dass ersterer weiss wo er nachsehen muss ;)

Direkt von Intel:

Testing
Once the layering is complete, the wafers are prepared for testing. In order to withstand the processes and equipment used in the layering process, wafers must be relatively thick. This thickness must be reduced by 33 percent before the wafers can be cut into individual microprocessors. Thus, the wafer goes through a series of steps to reduce its thickness and to remove impurities from its backside. Once the wafer's thickness is reduced, a layer of another material is deposited on the backside of the wafer to provide a good surface for die to be attached at assembly. This also provides an electrical contact from the back of the integrated circuit to the external package during the assembly process.

The wafers are then tested to determine the quality of each processing step. Separate components, such as transistors, resistors and capacitors are tested to determine whether or not the chips function properly. If a processing problem exists, this data can be analyzed to determine what processing step caused the problem.

Electrical probes are then placed on each die on the wafer and each die is energized. A computer completes a series of tests to determine if the circuit meets specifications.

Packaging
After wafers are tested, they are sent to Intel's assembly facilities where each wafer is cut into tiny rectangles, called "die," each containing a complete integrated circuit. A precision saw separates the die from one another. The non-functional dies are then discarded.

The individual dies are then assembled into external packages. These packages protect the die from the environment and provide the electrical connections for the die to communicate with the circuit board onto which it will later be mounted. Tiny balls of solder are bonded from designated areas on the die to the electrical leads on the package. Now, electricity can travel from the printed circuit to the die and back again.

After package assembly, a test is run to determine if the die are still functional. Non-functional units are rejected. The functional units are then put through stress tests. During these tests, each individual unit is put through different humidity and temperature levels and checked for electro static discharge levels. After each stress test, the unit is tested to determine the functional level. The units are then placed in specific bins, depending on the speed and power performance of the unit.


Bzw du liest das und Folgende mal durch:
http://www.siliconfareast.com/manufacturing2.htm
Hier steht sehr viel von dem was du wissen wolltest.

[SavageX]

Als kleiner Nebenaspekt müssen die CPUs (es gibt keine "CPU's"!) erstmal durch ein Tal der Tränen wandern - also die werden gut durchgebacken und ziemlich gestresst. Grund: Die Ausfallrate von elektronischen Komponenten hat die Form einer Badewanne: Zuerst ganz steil (kaputte oder fast-kaputte Exemplare fallen schnell aus), dann eher flach (die guten Chips halten sich einige Zeit) und dann wieder ansteigend (auch gute Chips sagen irgendwann mal tschüss). Um die Ausfrallrate beim Kunden so gering wie möglich zu halten, lassen die Hersteller die CPUs also erstmal die erste Badewannenflanke herunterrutschen.

Früher gab es hierfür Backöfen, in denen die CPUs gefoltert wurden. Heute müssen die Dinger aber eher gekühlt werden, um nicht durchzuglühen ;)

Jede "neue" CPU hat also schon ein bewegtes Leben hinter sich...

[Spasstiger]

Ich war mal im Rahmen einer Exkursion im IBM Entwicklungszentrum und wir wurden dort auch durch einen Teil der Hardwarelabors geführt. Dort kann unter anderem ein temporäres Packacking vorgenommen werden (mit der Holzhammermethode, der Die, der dort zuvor aus dem Wafer herausgesägt wurde, wird von Hand unterm Mikroskop auf einen Träger aufgepresst und nach den Tests in einem Backofen unter Zugspannung wieder losgelöst). Und die CPUs werden auch einem Stresstest unterzogen. Unter anderem muss die CPU eine Weile bei 140°C laufen.
Allerdings ist das Labor wohl weniger für Massenproduktion zuständig als vielmehr für Engineering Samples.
Trotzdem muss wohl jede IBM-Server-CPU bei 140°C gelaufen sein bevor sie dem Kunden überlassen wird.

Dort bei IBM hab ich btw. auch zum ersten Mal den Cell und einen 30-cm-Wafer in natura gesehen.