300 Milliarden Zustandswechsel pro sekunde?

[3d]

Intel will hier Schaltgeschwindigkeiten von 300 Milliarden Zustandswechseln pro Sekunde erreichen,
was etwa 20 Prozent schneller als bei bisherigen CPU-Transistoren ist. Diese Angabe ist jedoch nicht mit dem internen Prozessortakt zu verwechseln.
http://www.golem.de/0701/50192.html

kann mir das mal jemand erklären?
wo ist der unterschied zum "internen prozessortakt"?
warum/wozu haben die transistoren so viele zustandswechsel?

[Gast]

ich schätze es geht um die Zeit, die ein Transitor zum Umschalten zwischen zwei Zuständen braucht. Der Kehrwert dieser Zeit ist dann die Zahl der prinzpiell möglichen Zustandswechsel pro Zeiteinheit.
Diese Schaltzeit muß um einiges kürzer sein als die Taktdauer des Prozessors, da innerhalb eines Takts ein Signal in der Regel nicht nur einen einzigen Transistor durchlaufen muß, sondern ganz viele.

[Coda]

In einem Takt laufen ja Gatter durch die aus vielen Transistoren bestehen. Das ganze Gatter muss dabei also in einem Takt komplett durchschalten, deshalb müssen die Transistoren effektiv noch viel schneller als der Nominaltakt schalten können. Klar?

[Spasstiger]

Um den Maximaltakt zu bestimmen, muss man alle Gatterlaufzeiten im kritischen Pfad zusammenrechnen. Der kritische Pfad ist dabei der längste Weg, den ein Bit durch eine Pipelinestufe nehmen kann (salopp gesagt).

Die Gatterlaufzeit ist die Zeit, die ein Transistor Gatter für eine Zustandsänderung benötigt. Und in einem Prozessor sind viele Transistoren hintereinander- und parallelgeschaltet, um die gewünschte Funktionalität zu erreichen. Bis alle Transistoren Gatter den gewünschten Zustand erreicht erreicht haben, dauert es deshalb mehrere Gatterlaufzeiten.

Man könnte den Prozessor natürlich auch schneller takten, dann würde aber zum Zeitpunkt einer Taktflanke nicht der gewünschte Endzustand nach einem Takt anliegen. D.h. es kommt zu Rechenfehlern.

Hoffe, das war verständlich.

Noch als Rechenbeispiel:
Wenn Intel 300 Milliarden Zustandswechsel pro Sekunde bei den Transistoren erreicht, die Prozessoren aber nur mit 4 GHz takten kann, bedeutet dass, dass der Endzustand im kritischen Pfad erst nach 75 Gatterlaufzeiten erreicht ist. 75 Transistoren Gatter müssen also irgendwie nacheinander passiert werden, bevor das Ergebnis feststeht.

[Gauron Kampeck]

Es ist auch die Frage, ob Intel hier von P- oder N-MOS spricht. Wenn es N-MOS sind, kann man den Wert grob durch 3 teilen, da P-MOS ca. 3 mal langsamer schalten.
Ich denke aber, dass beide Arten 20% schneller takten, somit ändert sich nicht an der Geschwindigssteigerung.

[Spasstiger]

Es ist auch die Frage, ob Intel hier von P- oder N-MOS spricht. Wenn es N-MOS sind, kann man den Wert grob durch 3 teilen, da P-MOS ca. 3 mal langsamer schalten.
Warum sollte man da was durch 3 teilen? Wenn die Schaltung 300 Milliarden Zustandswechsel in der Sekunde erfahren kann, sind es eben 300 Milliarden Zustandswechsel. Und es ist eine gewisse Anzahl von Zustandswechseln erforderlich bis der gewünschte Endzustand bei der steigenden oder fallenden Taktflanke erreicht ist.

[Gast]

Die Gatterlaufzeit ist die Zeit, die ein Transistor für eine Zustandsänderung benötigt.äh... die Gatterlaufzeit ist die Zeit, die ein Signal zum Durchlaufen eines Gatters benötigt. Da ein Gatter in der Regel mehrere Transistoren hat, ist das meist etwas länger als die Schaltzeit eines Einzeltransistors.

[Spasstiger]

äh... die Gatterlaufzeit ist die Zeit, die ein Signal zum Durchlaufen eines Gatters benötigt. Da ein Gatter in der Regel mehrere Transistoren hat, ist das meist etwas länger als die Schaltzeit eines Einzeltransistors.
Ok, stimmt natürlich. Man ersetze Transistoren durch Gatter, dann passts wieder. ;)

[Gauron Kampeck]

Wenn die Schaltung 300 Milliarden Zustandswechsel in der Sekunde erfahren kann, sind es eben 300 Milliarden Zustandswechsel.
Mir war nicht bewusst, dass es sich hier um Schaltungen handelt. Ich dachte Intels Veränderungen bei der MOSFET-Technologie (Metal-Gate, Hafnium-Dielektrikum), würden 300 Milliarden Zustandswechsel bei eben diesen neuen Transistoren ermöglichen.
Wenn tatsächlich die Schaltungen 300 Milliarden Wechsel hinbekommen, ist der Einwand bzgl. PMOS eh egal, da PMOS ja in CMOS enthalten sind, und somit die Gatterlaufzeiten mitbeeinflüssen.

[3d]

mir war auch nicht klar, daß damit eine schaltung gemeint ist.
ich dachte das bezieht sich auf einen transistor.

außerdem war glaube ich meine vorstellung von "takt" die ganzen jahre über falsch gewesen.

[Gast]

Mir war nicht bewusst, dass es sich hier um Schaltungen handelt. Ich dachte Intels Veränderungen bei der MOSFET-Technologie (Metal-Gate, Hafnium-Dielektrikum), würden 300 Milliarden Zustandswechsel bei eben diesen neuen Transistoren ermöglichen.du wolltest mit deiner Teilung durch 3 darauf hinaus, daß bei gleicher Transistorschaltzeit ein P-MOS und ein N-MOS Gatter unterschiedliche Gatterschaltzeiten haben, die sich um den Faktor 3 unterscheiden?

[Gauron Kampeck]

du wolltest mit deiner Teilung durch 3 darauf hinaus, daß bei gleicher Transistorschaltzeit ein P-MOS und ein N-MOS Gatter unterschiedliche Gatterschaltzeiten haben, die sich um den Faktor 3 unterscheiden?
Nein, Intel verwendet ja keine N- oder P-MOS-Gatter sondern CMOS. Ich wollte darauf hinaus, dass wenn Intel 300 Milliarden Zustandswechsel pro Transistor zählt, hierbei noch anzugeben wäre, ob es sich um N- oder P-MOSFETs handelt, da P-MOSFETs eine geringere höhere Schaltzeit haben, aufgrund der geringeren Beweglichkeit von Löchern im Kanal gegenüber von Elektronen.

[Gast]

Nein, Intel verwendet ja keine N- oder P-MOS-Gatter sondern CMOS. Ich wollte darauf hinaus, dass wenn Intel 300 Milliarden Zustandswechsel pro Transistor zählt, hierbei noch anzugeben wäre, ob es sich um N- oder P-MOSFETs handelt, da P-MOSFETs eine geringere Schaltzeit haben, und warum sollte in einem der beiden Fälle die Zahl von 300 Milliarden durch 3 zu teilen sein? Eine Transistor, der 300 Milliarden mal pro Sekunden schalten kann, kann 300 Milliarden mal pro Sekunde schalten, egal ob er ein N- oder P-MOSFET ist.

Allenfalls könnte man festhalten, daß wenn der Transistor mit den 300 Milliarden Zustandswechseln pro Sekunde ein P-MOSFET ist, und N-MOSFETs dreimal langsamer als P-MOSFETs sind, ein vergleichbarer N-MOSFET nur 100 Milliarden Zustandswechsel schaffen würde.
Was aber nicht daran ändert, daß der P-MOSFET 300 Milliarden schafft, an dieser Zahl mithin auch nichts durch 3 zu teilen ist.

aufgrund der geringeren Beweglichkeit von Löchern im Kanal gegenüber von Elektronen.geringere Schaltzeit bei geringerer Beweglichkeit? Sollte es nicht eher anders rum sein?

[Gauron Kampeck]

und warum sollte in einem der beiden Fälle die Zahl von 300 Milliarden durch 3 zu teilen sein? Eine Transistor, der 300 Milliarden mal pro Sekunden schalten kann, kann 300 Milliarden mal pro Sekunde schalten, egal ob er ein N- oder P-MOSFET ist.

Allenfalls könnte man festhalten, daß wenn der Transistor mit den 300 Milliarden Zustandswechseln pro Sekunde ein P-MOSFET ist, und N-MOSFETs dreimal langsamer als P-MOSFETs sind, ein vergleichbarer N-MOSFET nur 100 Milliarden Zustandswechsel schaffen würde.

Vertausche N-MOSFET und P-MOSFET und es stimmt.


Was aber nicht daran ändert, daß der P-MOSFET 300 Milliarden schafft, an dieser Zahl mithin auch nichts durch 3 zu teilen ist.

Für den realen Chip schon, da Intel seine Gatter in CMOS-Technologie herstellt ("Complementary-MOS" - also P- und N-MOSFETs in einem Gatter). Die Schaltzeit der Gatter richtet sich nach den langsamsten Elementen im Gatter also den P-MOSFETs(es sei denn man verändert die Kanalweite eben dieser). Wenn man also davon ausgeht, dass die 300 Mrd Zustandswechsel sich auf einen N-MOSFET beziehen, darf man die Gatterlaufzeit grob dritteln - mal abgesehen von den schon angesprochenen Verzögerungen durch Reihenschaltung von Gattern.


geringere Schaltzeit bei geringerer Beweglichkeit? Sollte es nicht eher anders rum sein?
Muss natürlich "höhere Schaltzeit" heißen - sei hiermit korrigiert.