PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Intel - was wäre wenn Intel Core 2 ein integrierten Speichercontroller hätte


Gast
2007-08-17, 15:35:59
ja würde das überhaupt was bringen und wieviel Prozent ?

Gast
2007-08-17, 15:37:17
22,57 %

mapel110
2007-08-17, 15:45:29
22,57 %
Nein, da müsste schon der Speichercontroller limitieren. Ich würde eher sagen 22,58 und im mittleren Fall vielleicht 22,5747 Prozent.

Natürlich würde es etwas bringen. Es würde ja die Latenzen zwischen eben Speichercontroller und CPU drastisch verringern. Aber wie viel lässt sich schwer sagen. Prinzippiel sollte er mehr bringen als er bei einer weiterentwicklung der Netburstarchitektur gebracht hätte imo. Da war das Konzept ja auch eher viel Bandbreite als wenig Latenz.

Gast
2007-08-18, 12:45:58
Aber wie viel lässt sich schwer sagen. Prinzippiel sollte er mehr bringen als er bei einer weiterentwicklung der Netburstarchitektur gebracht hätte imo. Da war das Konzept ja auch eher viel Bandbreite als wenig Latenz.


eher umgekehrt, netburst ist deutlich stärker von seiner infrastruktur abhängig als die core-architektur.

nordic_pegasus
2007-08-18, 13:25:34
eher umgekehrt, netburst ist deutlich stärker von seiner infrastruktur abhängig als die core-architektur.

ich dachte, Netburst wurde anfänglich nur auf RAMBUS Speicher ausgelegt, welcher ja (für die damalige Zeit) gigantische Bandbreite aber miese Latenzen hatte. Die ersten i845er Boards für den P4 mit SDR-SDRAM hatten dann gute Latenzen aber wenig Bandbreite, und der P4 war auf solchen Plattformen extrem lahm. Mit dem Granite Bay Chipsatz kam dann der erste DualChannel DDR1-SDRAM Chipsatz für den P4, der als erster nicht-RAMBUS Chipsatz den P4 wieder auf RAMBUS Niveau brachte.

Haarmann
2007-08-18, 14:20:25
Wieviel machen beim C2D die Latenzen beim Speicher aus... eher wenig -> es würde auch eher wenig ausmachen.

mapel110
2007-08-18, 14:23:24
Wieviel machen beim C2D die Latenzen beim Speicher aus... eher wenig -> es würde auch eher wenig ausmachen.
Dass die übrigen Latenzen eher wenig ausmachen liegt imo daran, dass der C2D ja generell mit einer Comand Rate von 2 arbeitet. Gerade dieses Timing bringt ja sonst sehr viel Leistung.

Gast
2007-08-18, 14:26:38
Dass die übrigen Latenzen eher wenig ausmachen liegt imo daran, dass der C2D ja generell mit einer Comand Rate von 2 arbeitet. Gerade dieses Timing bringt ja sonst sehr viel Leistung.


nur auf intel-chipsätzen, bei nforce-chipsätzen kann man auch mit einer CR von 1 arbeiten (wenn der speicher es mitmacht).

Gast
2007-08-18, 14:28:43
ich dachte, Netburst wurde anfänglich nur auf RAMBUS Speicher ausgelegt, welcher ja (für die damalige Zeit) gigantische Bandbreite aber miese Latenzen hatte.

der P4 braucht sowohl gute latenzen als auch viel bandbreite (vor allem in der willamette-version mit nur 256kiB L2-cache).

der Core2 performt dagegen mit schlechten latenzen und wenig bandbreite immer noch gut.

Iwan
2007-08-18, 14:44:29
Ich meine in einer der letzten PCGH gelesen zu haben, das Intel auch Prototypen vom Core2 mit IMC hatte. Diese brachten aber keine nennenswerten Vorteil in Desktop-Umgebungen gegenüber den CPUs die am FSB hängen und so blieb man bei der klassischen Architektur.
Im Desktop wird so ein IMC immer nur wenig Mehrleistung bieten, im Server-Bereich sind sie jedoch von enormen Vorteil.

Zool
2007-08-19, 07:52:42
Der Core2-Nachnachfolger Nehalem bekommt zumindestens für den Serverbereich einen On-Die-Speicherkontroller.

Bei der latenzlastigen FB-DIMM-Strategie für die Server-CPUs von Intel würde das auch Sinn machen.