Isaiah CPU

[malle]

Auch wenn es ein VIA Thema schon gibt, finde ich, das die neue VIA CPU ein eigenes Thema ist und daher mach ich dieses Thema auf.

http://media.arstechnica.com/articles/paedia/cpu/via-cpu-isaiah.media/IsaiahDiePlot.jpg
http://arstechnica.com/articles/paedia/cpu/via-cpu-isaiah.ars
http://www.engadget.com/2008/01/24/via-launches-isaiah-64-bit-low-power-high-performance-processo/
http://www.heise.de/newsticker/meldung/102342
http://enthusiast.hardocp.com/article.html?art=MTQ1MCwyLCxoZW50aHVzaWFzdA==
http://enthusiast.hardocp.com/images/articles/12009606488buRmB6gnC_title.jpg

Diskussion:
- so Leistungsfähig wie ein K8 Singel?
- so Stromsparend wie ein C7 oder besser?
- die CPU für den EEE PC Markt?
- wird VIA damit weiter Boden gut machen?

[Sonyfreak]

Ich hab vorher schon den News zu dieser CPU gelesen. Das Teil sieht wirklich sehr vielversprechend aus. Sowohl die Leistung als auch der Stromverbrauch scheinen diesmal wirklich halbwegs up-to-date zu sein. :)

mfg.

Sonyfreak

[Gast]

Mag sein das die Leistung stimmt, aber bei VIA dauert ewig von der Vorstellung eines Produktes bis zur tatsächlichen Lieferbarkeit.

[Coda]

Damit hätte ich auch nicht mehr gerechnet.

[Sonyfreak]

Könnte VIA mit einer Abwandlung dieser CPU versuchen in den normalen Retailmarkt zu kommen? Wäre doch super, wieder einen dritten Mitbewerber zu haben und sei es nur im Niedrigpreissegment.

mfg.

Sonyfreak

[reunion]

- so Leistungsfähig wie ein K8 Singel?


Never. Bei nur 95mio Transistoren, wovon 128KB L1- und 1MB Cache L2-Cache sind, kann das Ding keine Bäume ausreisen wenn es nicht ein Effizienzmonstrum ist, was ich doch bezweifle.

[BlackBirdSR]

Zumindest die oberflächlichen Daten wie die FPU klingen lecker :tongue:
Natürlich gibt es so unendlich viele Stellen an denen man Performance liegen lassen kann, und die Kompromissbereitschaft diktiert, dass man dies so auch passiert.

Trotzdem wäre es sehr interessant einige Vergleiche ziehen zu können. Insbesondere 64Bit-Implementation (wobei ich hier keine Überraschungen erwarte), FPU und Integer-Leistung.

[laser114]

Never. Bei nur 95mio Transistoren, wovon 128KB L1- und 1MB Cache L2-Cache sind, kann das Ding keine Bäume ausreisen wenn es nicht ein Effizienzmonstrum ist, was ich doch bezweifle.

Naja, Sledgehammer hatte auch nur 106 Millionen Transistoren, und das mit integriertem Speichercontroller. Das soll jetzt nicht die Leistung von dem Ding überbewerten, aber da kann IMHO schon viel versteckt sein.

Das was am meisten fehlt (für den Markt), ist eben ein zweiter Kern. ;)

[Pirx]

Schnellste FPU seit dem alten Pentium:upara: (heise)
Da war der K7 aber noch ein bisschen fixer.

[malle]

Für so einen EEE PC wäre der neue VIA aber sich gernau das richtige wenn die TDP stimmt.
Natürlich muss der preis hier dann auch stimmen. Eventuell kommt die CPU genau richtig im neuen Markt am Horizont? Ein VIA C9? auf Leistungshöhe eines Semprons 3200+ wäre doch genau das richtige, wenn die TDP bei 9~16W liegt.

[Corny]

Könnte VIA mit einer Abwandlung dieser CPU versuchen in den normalen Retailmarkt zu kommen? Wäre doch super, wieder einen dritten Mitbewerber zu haben und sei es nur im Niedrigpreissegment.

mfg.

Sonyfreak

Dann müssten sie einen DualCore daraus machen. Als SingleCore wird sich die CPU sogar im Niedrigpreis-Segment sehr schwer tun. Man bedenke das man für unter 50€ schon einen Dual Core Celeron bzw Pentium Dual Core erhält. Via müsste also entweder vom Preis so bei 30€ spielen oder wirklich gute Leistung bieten.

[laser114]

Nun ja, eben gegen den günstigsten Celeron konkurrieren. Intel will aber bis Q2 2009 alle Single-Cores durch Dual-Cores ersetzen...

[Coda]

Wozu hat das Ding eigentlich eFuses?

Never. Bei nur 95mio Transistoren, wovon 128KB L1- und 1MB Cache L2-Cache sind, kann das Ding keine Bäume ausreisen wenn es nicht ein Effizienzmonstrum ist, was ich doch bezweifle.
Wär ich mir gar nicht so sicher. Via kann auf viel mehr Forschungsergebnisse zurückgreifen als AMD damals. Vor allem Micro- und Macro-Op-Fusion hatte AMD nicht.

[stickedy]

Schnellste FPU seit dem alten Pentium:upara: (heise)
Da war der K7 aber noch ein bisschen fixer.
Es geht um die Takte, die für eine Operation benötigt werden. Die FPU des K7 ist zwar schnell, aber die Leistung wird durch den hohen Takt erreicht. Taktbereinigt würde die FPU des K7 gegen den P5 kein Land sehen...

[Anarchy-HWLUXX]

Der Isaiah ist laut einigen Artikeln auch schon für DualCore konzipert - umsetzung kommt dann wohl erst in 45nmn.

[Plutos]

Der Isaiah ist laut einigen Artikeln auch schon für DualCore konzipert - umsetzung kommt dann wohl erst in 45nmn.

Afaik war doch selbst der C3 zumindest schon für Multi-Prozessor-Umgebungen ausgelegt (und damit Featuretechnisch fast ein Pentium III-S ;))? Interessant wäre es ja schon...ich würde Via gerne mal CPU-technisch dort sehen, wo sie anno 2001 und später mit ihren Chipsätzen waren.

[Gast]

Isaiah ist eine schönes Stück Technik, kommt leider nur wieder zu spät. Außerdem existieren noch nicht einmal konkrete Performance-Messungen seitens Via. Warum? Läuft er noch nicht stabil genug für Benchmarks? Ist wirklich nur noch ein Stepping nötig?

Glenn Henry vergleicht Isaiah mit dem Merom. Der Vergleich ist zum bestmöglichen Erscheinungstermin, frühestens Ende zweites Quartal, reichlich sinnfrei. Die meisten Intel Notebook-CPUs stammen dann bereits aus der 45nm Generation. Penryn wird bei gleichem Takt sowohl schneller sein als auch eine geringe Leistungsaufnahme (pro Core) haben. Darüber sind die Penryn-CPUs Dual-Core CPUs. Der Vergleich mit einer Single-Core CPU hinkt doch sehr.

Und der Vergleich mit mit dem Silverthorne-Prozessor hinkt noch mehr, obwohl diese CPU auch ein Single-Core ist. Silverthorne wird mit seiner Menlow-Plattform sehr deutlich unter dem Verbrauch einer Isaiah CPU auf zugehöriger Plattform liegen und darüber hinaus SMT können, was die fehlende OoO-Architektur kompensieren wird. Bei UMPCs oder MIDs kommt vor allem auf geringe Leistungsaufnahme bei akzeptabler Performance an.

Tja, ein netter Versuch. Wäre er zugleich mit Merom/Conroe auf den Markt gekommen, dann wäre das eine echte Überraschung gewesen. Gegenüber dem Silverthorne-Prozessor und den Penryn-CPUs sieht es wieder düster aus.

[Gast]

...ich würde Via gerne mal CPU-technisch dort sehen, wo sie anno 2001 .... waren.


?
Wo war VIA denn 2001 CPU-technisch?

[BlackBirdSR]

Es geht um die Takte, die für eine Operation benötigt werden. Die FPU des K7 ist zwar schnell, aber die Leistung wird durch den hohen Takt erreicht. Taktbereinigt würde die FPU des K7 gegen den P5 kein Land sehen...

ähm sicher? Immerhin sprechen wir hier von Pipelining, mehreren FP-Funktionseinheiten und einem sehr starken Front-End. Alleine Divisonen beim P5 39 Takte, Addition 3 Takte....
Eine der großen Änderungen des PPro gegenüber dem P5 war die stark gesteigerte Leistung im Gleitkommabereich. Und das trotz gleichem Takt.
Vielleicht könnte man die Elementaroperationen der Logikschaltung als schneller bezeichnen (CISC, kurze Schaltzyklen) aber das als FPU zu bezeichnen halte ich für unklug.

[robbitop]

Never. Bei nur 95mio Transistoren, wovon 128KB L1- und 1MB Cache L2-Cache sind, kann das Ding keine Bäume ausreisen wenn es nicht ein Effizienzmonstrum ist, was ich doch bezweifle.
Das sagt wenig aus. Die Core-Architektur, die die K8/10 Architektur in Sachen IPC vernichtet, ist (selbst wenn man I/O abziehen würde) deutlich inkomplexer.

Trotz alledem ist das Team von Centaur klein und es ist ihre erste OOO-Arch. Ich gehe ungefähr von K7 IPC aus. Schade, dass VIA bis zum 45-nm-Prozess keine Dual-Core-Variante bringt.


Wär ich mir gar nicht so sicher. Via kann auf viel mehr Forschungsergebnisse zurückgreifen als AMD damals. Vor allem Micro- und Macro-Op-Fusion hatte AMD nicht.

Sicher? Mir ist so, als wäre sowas im K8 drin.


Ich frage mich, ob der CN mehr IPC bringt, als der Efficeon von Transmeta. Das Ding hatte ca K7 IPC bei einer guten TDP. Ich frage mich, warum das Teil als mobile CPU gefloppt ist. AFAIK produziert AMD die Dinger sogar noch in 90 nm SOI oder so.

Penryn wird bei gleichem Takt sowohl schneller sein als auch eine geringe Leistungsaufnahme (pro Core) haben.

Und der Vergleich mit mit dem Silverthorne-Prozessor hinkt noch mehr, obwohl diese CPU auch ein Single-Core ist. Silverthorne wird mit seiner Menlow-Plattform sehr deutlich unter dem Verbrauch einer Isaiah CPU auf zugehöriger Plattform liegen und darüber hinaus SMT können, was die fehlende OoO-Architektur kompensieren wird.

1.) Apfelbirnen Vergleich
Der CN ist eher für nanoATX, embeded Geräte und low cost Geräte. Nicht für teure High End Notebooks. Jedes Marktsegment hat seinen Preis und seine Leistung. VIA hat schon immer Marktnischen genutzt.
2.) Der Silverthrone ist auch nicht mit dem CN vergleichbar. Der Silverthrone geht vielmehr hin zu PDA Ähnlichen CPUs. Also sehr sehr klein, sehr sehr stromsparend und ziemlich schwach. Das Ding soll laut Intel sogar in Handys rein. Das kann man kaum mit einer embeded/Desktop CPU vergleichen. Der CN sollte sehr viel schneller sein. SMT ist zwar nett, aber reist OOO niemals heraus.

[SavageX]

Tja, ein netter Versuch. Wäre er zugleich mit Merom/Conroe auf den Markt gekommen, dann wäre das eine echte Überraschung gewesen. Gegenüber dem Silverthorne-Prozessor und den Penryn-CPUs sieht es wieder düster aus.

Nö. Ich traue dem CN zu, eine höhere single-thread Performance als der Silverthorne zu haben, und da kneift es im unteren Performanzbereich durchaus. Penryn hingegen zielt ja wohl eher ins obere Ende, also über den CN hinweg.

Der CN ist klein genug, um ihn kostengünstig herzustellen. Weiterhin hat VIA keine hohen Fixkosten für Prozessentwicklung und Fertigung am Hals, sondern kann Waferstarts nach Bedarf ordern (eine eigene Chipfabrik nagelt einen auf ein gewisses Volumen fest und rentiert sich erst aber einem gewissen Mindestdurchsatz).

VIA erweitert mit dem CN seinen Markt auf Bereiche, für die der C7 schlicht zu schwachbrüstig ist, ohne jedoch den irren Entwicklungs- und Fertigungsaufwand für das High-End zu betreiben. Das kann sich alles sehr gut rechnen.

[SavageX]

Das sagt wenig aus. Die Core-Architektur, die die K8/10 Architektur in Sachen IPC vernichtet, ist (selbst wenn man I/O abziehen würde) deutlich inkomplexer.


Na, der Core 2 hat aber auch einen weitaus grösseren Kern...

K8 @ 65nm: 20.8 mm2
Merom (65nm): 31.5 mm2

http://chip-architect.com/news/2007_02_19_Various_Images.html

Der eigentliche Transistorcount ist offensichtlich eine eher vage Angabe, zumal bei den Angaben recht willkürlich mal der L1 Cache mit dinsteckt (um zu betonen, wie toll viele Transistoren man so verbaut) oder eben nicht (um zu betonen, mit wie wenigen Transistoren man auskommt).

Die pure physikalische Größe ist da schon interessanter IMO - bis jetzt gilt nämlich weiterhin die Daumenregel "aus einem gleich großen Stück Silizium kitzelt man bei ähnlicher Fertigungstechnik auch ähnliche Leistung heraus".

[S940]

VIA erweitert mit dem CN seinen Markt auf Bereiche, für die der C7 schlicht zu schwachbrüstig ist, ohne jedoch den irren Entwicklungs- und Fertigungsaufwand für das High-End zu betreiben. Das kann sich alles sehr gut rechnen.

Ja, das Blöde an der Sache ist nur, dass die CPU (zu?) spät kommt.
Früher hatte VIA nen guten (ausreichenden) Chipsatz, und ne lahme CPU, jetzt immer noch den gleichen DX7 Chipsatz und ne gute CPU. Nur ist VIA blöderweise die Chipsatzabteilung abhanden gekommen.

Es mag dann da immer noch Einsatzzwecke für den CN geben, aber das Segment ist arg eng, von unten Silverthorn, von oben AMD mit der Puma Plattform (nagelneuer 780 Chipsatz mit HD Beschleunigung + Griffin (neuentwickelter mobile Dualcore K8).

Naja mal abwarten, was das Teil dann wirklich leistet, wieviel Abwärme es produziert und wieviel VIA dafür haben will.

Mittelfristig bin ich aber gespannt, was aus der Plattform ohne Chipsatz Support wird. Das Naheliegenste wäre wohl die Kombination mit SiS oder gar Intel Chipsätzen (komischer Gedanke ;-)).

Wenn AMD Geld hätte, wäre auch eine integration / Aufkauf interessant, schließlich steht bei AMD ein stromsparender Kern "Bobcat" auf der Liste, aber genauso wahrscheinlich ist es wohl, dass VIA AMD kauft ^^

ciao

Alex

[robbitop]

Na, der Core 2 hat aber auch einen weitaus grösseren Kern...

K8 @ 65nm: 20.8 mm2
Merom (65nm): 31.5 mm2

http://chip-architect.com/news/2007_02_19_Various_Images.html

Der eigentliche Transistorcount ist offensichtlich eine eher vage Angabe, zumal bei den Angaben recht willkürlich mal der L1 Cache mit dinsteckt (um zu betonen, wie toll viele Transistoren man so verbaut) oder eben nicht (um zu betonen, mit wie wenigen Transistoren man auskommt).

Die pure physikalische Größe ist da schon interessanter IMO - bis jetzt gilt nämlich weiterhin die Daumenregel "aus einem gleich großen Stück Silizium kitzelt man bei ähnlicher Fertigungstechnik auch ähnliche Leistung heraus".
Es ging mir nicht um Chipgröße sondern um die Logiktransistoranzahl (ohne Cache). Verschiedenen Prozesse zu vergleichen ergibt auch keinen Sinn. Packdichte, Cachegröße ect spielen da zu sehr hinein. Ein moderner K8 Kern braucht locker 35-40 Mio Transistoren. Ein K7 hatte ca 25 Mio Transistorn. Der P3 Kern hatte irgendwas bei 15 Mio Transistoren. Die Core1 Arch liegt IIRC sogar noch unter den 25 Mio des K7. Core2 ist vieleicht etwas größer durch die breitere Architektur und den ganzen Schnickschnack.

Worum es mir geht: Transistoranzahlen bei CPUs sind nicht so vielsagend. Gute Architekturen holen aus wenigen Transistoren mehr heraus.

[SavageX]

Ja, das Blöde an der Sache ist nur, dass die CPU (zu?) spät kommt.


Wenn die CPU hinreichend Leistung bietet und mit einem passenden Preis kommt findet sich da auch ein Markt. Die Semprons und Celerons verkaufen sich ja auch - und selbst den C7 bringt VIA in einigen Nischen an den Mann.

Selbstverständlich spielt VIA mit dem CN keine Vorreiterrolle, aber wen schert es? Viel wichtiger finde ich, dass VIA jetzt endlich bald einen Prozesor anbietet, der genügend Wumms für den üblichen Alltagskram hat. Kombiniert mit günstigen Chipsätzen sollte gerade in den "emerging markets" einiges an Volumen drinstecken.

[robbitop]

Ja, das Blöde an der Sache ist nur, dass die CPU (zu?) spät kommt.
Früher hatte VIA nen guten (ausreichenden) Chipsatz, und ne lahme CPU, jetzt immer noch den gleichen DX7 Chipsatz und ne gute CPU. Nur ist VIA blöderweise die Chipsatzabteilung abhanden gekommen.
VIA hat mit S3 sogar eine fertige D3D10.1 GPU. Nur fehlt es wieder an Geld, die Produkte schnell und vernünftig marktreif zu machen und das Geld für die Produktion auszulegen. Zum Heulen ist das.

Es mag dann da immer noch Einsatzzwecke für den CN geben, aber das Segment ist arg eng, von unten Silverthorn, von oben AMD mit der Puma Plattform (nagelneuer 780 Chipsatz mit HD Beschleunigung + Griffin (neuentwickelter mobile Dualcore K8).
Der Einsatzzweck sind embeded Geräte, low Cost PCs und billig Notebooks. Was wäre, wenn im nächsten EEE PC ein CN enthalten wäre? Er wäre ideal für diese Position. Vemutlich gute TDP, vermutlich billg und vermutlich schnell genug. Und die Welt schreit nach solchen Geräten zur Zeit


Wenn AMD Geld hätte, wäre auch eine integration / Aufkauf interessant, schließlich steht bei AMD ein stromsparender Kern "Bobcat" auf der Liste, aber genauso wahrscheinlich ist es wohl, dass VIA AMD kauft ^^

Bobcat wird wohl sowas was Silverthrone wird. Eine moderne Pentium 1 ähnliche CPU. Mit den Methoden von heute ausgerüstet. In-Order mit SMT, mikroopsfusion, makroops fusion ect.
AMD scheint allerdings nicht mehr die Kraft zu haben, mehrere CPU Produkte gleichzeitig zur Serienreife zu bringen. Ebenfalls zum Heulen.

[SavageX]

Es ging mir nicht um Chipgröße sondern um die Logiktransistoranzahl (ohne Cache). Verschiedenen Prozesse zu vergleichen ergibt auch keinen Sinn. Packdichte, Cachegröße ect spielen da zu sehr hinein. Ein moderner K8 Kern braucht locker 35-40 Mio Transistoren. Ein K7 hatte ca 25 Mio Transistorn. Der P3 Kern hatte irgendwas bei 15 Mio Transistoren. Die Core1 Arch liegt IIRC sogar noch unter den 25 Mio des K7. Core2 ist vieleicht etwas größer durch die breitere Architektur und den ganzen Schnickschnack.


Mir fällt es schwer zu glauben, dass AMD eine größere Packdichte haben soll als Intel - schließlich sehen wir ja, dass der AMD Kern physikalisch *deutlich* kleiner ist, aber angeblich dann doch noch mehr Transistoren haben soll. Da passt was beim Transistorcount nicht.

Was wurde bei diesen Angaben nun wirklich mitgerechnet? Der L1 nicht, gut. Und dessen Kontrolllogik? Die Businterfaces? Wurden die TLBs mit eingerechnet? Was ist mit den Branch History Tables (was ja auch "nur" Speicher ist - und wo AMD traditionell einen auf große Hose macht)?

Mithin: Nein, ich glaube nicht, dass sich *überhaupt* aus der puren Anzahl von Transistoren irgendein sinniger Vergleich ergibt. Je nachdem, ob man z.B. die Caches und Buffer einbezieht, kippt das Bild ja sowieso, wie es einem gerade passt.

[Gast]

Es ging mir nicht um Chipgröße sondern um die Logiktransistoranzahl (ohne Cache). Verschiedenen Prozesse zu vergleichen ergibt auch keinen Sinn. Packdichte, Cachegröße ect spielen da zu sehr hinein. Ein moderner K8 Kern braucht locker 35-40 Mio Transistoren. Ein K7 hatte ca 25 Mio Transistorn. Der P3 Kern hatte irgendwas bei 15 Mio Transistoren. Die Core1 Arch liegt IIRC sogar noch unter den 25 Mio des K7. Core2 ist vieleicht etwas größer durch die breitere Architektur und den ganzen Schnickschnack.


Und woher kommen diese Angaben? Ein K8-Kern benötigt ohne Cache deutlich weniger Die-Fläche bei gleicher Strukturbreite als ein Core2 und wird deshalb auch mit weniger Transistoren auskommen.


Worum es mir geht: Transistoranzahlen bei CPUs sind nicht so vielsagend. Gute Architekturen holen aus wenigen Transistoren mehr heraus.

Dann war dein Beispiel aber denkbar schlecht. Zumal ich bezweiflen mag, dass VIA hier effizienter als Intel oder AMD zu werke geht.

reunion

[Gast]

Sicher? Mir ist so, als wäre sowas im K8 drin.


Ist es aber nicht. Nichtmal im K10.

reunion

[HOT]

VIA schließt unweigerlich technologisch auf. Ich finde es falsch, den Isaiah mit einem K8 zu vergleichen, obwohl er vielleicht ähnliche Leistungsdaten liefert. Er ist aber gleichzeitig auf Sparsamkeit konzipiert, der K8 war HighEnd damals, das ist schon ein grosser Unterschied. Vielleicht sollte man die 2-Kern Version eher mit der K8 Rev.H vergleichen, also einer aktuellen CPU, die im 2Q (eher gegen Ende) den Markt betreten wird. Wenn die (Doppelkern-)Isaiah-CPU gegen Ende des Jahres verfügbar ist, wird das für VIA ausreichend sein, um weitermachen zu können.
Zudem war es goldrichtig von VIA sich aus dem Chipsatzgeschäft zurückzuziehen. Seitdem AMD ATI übernommen hat und eigene Chipsätze bietet, ist VIA nurnoch 3. Wahl (nach AMD/Intel und NV) auf beiden Märkten und da hätte man sich noch mit SIS herumschlagen müssen. Da ist die Plattformintegration die richtige Entscheidung gewesen und für den asiatischen Markt ist das auch ein erfolgreiches Geschäftsmodell. Ich finde VIAs Schritte seitdem erstaunlich. Von angestaubter Pentium-ähnlicher CPU-Technik findet man so langsam den Weg in die Moderne, in der Grafikchiptechnik hat man technologisch schon aufgeschlossen, nur an der Skalierbarkeit haperts noch ein wenig.
Features wie die Cryptoeinheit in den VIA CPUs runden das Paket ab.

[Bokill]

... Was wurde bei diesen Angaben nun wirklich mitgerechnet? Der L1 nicht, gut. Und dessen Kontrolllogik? Die Businterfaces? Wurden die TLBs mit eingerechnet? Was ist mit den Branch History Tables (was ja auch "nur" Speicher ist - und wo AMD traditionell einen auf große Hose macht)?

Mithin: Nein, ich glaube nicht, dass sich *überhaupt* aus der puren Anzahl von Transistoren irgendein sinniger Vergleich ergibt. Je nachdem, ob man z.B. die Caches und Buffer einbezieht, kippt das Bild ja sowieso, wie es einem gerade passt. Ob es dir nun passt, oder auch nicht.

Cache und diverse Puffer werden nun mal mit einbezogen.

Wobei die Art und Weise wie Cache implementiert ist, auch Know-How zeigt. Gerade da war Centaur nicht auf den Kopf gefallen. Und wenn da "bescheidene" Leistungswerte auf dem Papier erschienen, so lag das nicht am Wissen, sondern an der Entscheidung Energie und Transistoren UND Produktionskosten zu sparen.

Ich habe bislang keine Angaben zu den Die-Abmessung bekommen, vermutlich geht Centaur weiterhin den Weg den aktuell kompaktesten Die in der x86-Industrie hinzulegen.

MFG Bobo(2008 )

[Gast]

VIA hat mit S3 sogar eine fertige D3D10.1 GPU. Nur fehlt es wieder an Geld, die Produkte schnell und vernünftig marktreif zu machen und das Geld für die Produktion auszulegen. Zum Heulen ist das.



Das ist ein Widerspruch! Entweder hat man eine GPU oder hat sie nicht und VIA hat sie nicht.

[Bokill]

... Trotz alledem ist das Team von Centaur klein und es ist ihre erste OOO-Arch. Ich gehe ungefähr von K7 IPC aus. Schade, dass VIA bis zum 45-nm-Prozess keine Dual-Core-Variante bringt. ...

Ich frage mich, ob der CN mehr IPC bringt, als der Efficeon von Transmeta. Das Ding hatte ca K7 IPC bei einer guten TDP. Ich frage mich, warum das Teil als mobile CPU gefloppt ist. AFAIK produziert AMD die Dinger sogar noch in 90 nm SOI oder so. ... Der Efficeon wurde nie von AMDs Fabs hergestellt.

AMD hatte lediglich eine Zeit lang den Efficeon mit ihren weltweiten Verkaufsnetz vermarktet ... ohne Erfolg.

Was die IPC angeht, so könnte meiner Meinung nach die tatsächliche Rechenleistung tatsächlich irgendwie beim IPC des K7 liegen. Allerdings dürfte bei Speicherbenchmarks der Isaiah hinten liegen.

Bei den meisten Kryptologie-Anwendungen dürfte VIA sowohl AMD, als auch Intel dann die Rücklichter zeigen.

MFG Bobo(2008 )

[S940]

Bei den meisten Kryptologie-Anwendungen dürfte VIA sowohl AMD, als auch Intel dann die Rücklichter zeigen.
Jo das könnte ein feature werden, Verschlüsselung für lau, nachdem jetzt der Rest der CPU auch schnell genug ist ;-) Wenn ich mich recht erinner, ist die VIA Crypto Unterstützung auch schon länger im Linux Kernel drin, oder ? Weiss jemand was ?

@robbitop:
VIA hat mit S3 sogar eine fertige D3D10.1 GPUJa haben sie, aber keinen integrierten Chipsatz damit. Die CPU ist schon ganz gut, v.a. fürs low-end/cost Segment, aber in dem Segment ist onboard Grafik "in", und da ist der VIA Chipsatz mittlerweile halt ein bisschen veraltet. Naja SiS dann halt .. aber die sind grafiktechnisch auch nicht viel besser ^^

Mit den eigenen Chipsätzen bekommt VIA kaum das "Vista ready Logo" verliehen. Mag eh sinnlos sein, aber Marketingabteilungen lieben solche Aufkleber ^^

ciao

Alex

[Radeonator]

Einige Antworten und viele neue Fragen:

http://www.viaarena.com/

[robbitop]

Und woher kommen diese Angaben? Ein K8-Kern benötigt ohne Cache deutlich weniger Die-Fläche bei gleicher Strukturbreite als ein Core2 und wird deshalb auch mit weniger Transistoren auskommen.

Die kommen aus Gesprächen mit BBSR. Vieleicht kann er ja dazu mal was sagen. Aber OK, der Core2 ist anscheinend hammer viel größer geworden als der Core1. Wobei Chiparchitekt beim K8 den I/O Kram nicht zu den Logiktransistoren dazurechnet.

Wenn man sich mal bsw Yonah anschaut, was der für einen extrem schlanken Kern hat wie schnell der ist, sollte das Prinzip erkennbar sein. Hier wirken halt clevere Optimierungen in Wechselwirkung mit dem Gesetz des Abnehmenden Grenzertrages.


Dann war dein Beispiel aber denkbar schlecht. Zumal ich bezweiflen mag, dass VIA hier effizienter als Intel oder AMD zu werke geht.

reunion
0mg, es ging ums Prinzip. Reine Transistorcounts sagen bei CPUs wenig aus. Dass der CN schwächer werden wird, ist sehr wahrscheinlich. Aber nicht wegen des Transistorcounts, sondern wegen den Hintergründen.

Ist es aber nicht. Nichtmal im K10.

reunion
Doch:


Diese Fusion aus Befehlen bezeichnet Intel als "Micro-Op-Fusion". Störende Lese- und Schreiboperationen lassen sich auf diese Weise an einen Befehl für die anderen Ausführungseinheiten koppeln, erst zur Ausführung wird diese Verbindung dann aufgebrochen. Auf dem Weg dorthin spart man Transistoren, hat weniger Verlustleistung und gewinnt nach Angaben von Intel auch fünf bis sieben Prozent Leistung. Eine ähnliche Funktion findet sich auch im K7 und K8: Dort werden x86-Befehle in Macro-Ops übersetzt, die erst vor der Ausführung in ihre beiden Bestandteile zerlegt werden.
http://www.3dcenter.org/artikel/2006/04-24_a.php

[robbitop]

VIA schließt unweigerlich technologisch auf. Ich finde es falsch, den Isaiah mit einem K8 zu vergleichen, obwohl er vielleicht ähnliche Leistungsdaten liefert. Er ist aber gleichzeitig auf Sparsamkeit konzipiert, der K8 war HighEnd damals, das ist schon ein grosser Unterschied.
Der 65 nm K8 ist auch sehr sparsam. Gibt's den eigentlich noch als single core? Der low voltage Turion Single Core war damals auch erstaunlich sparsam. Kam beinahe an den Pentium-M ran in der Laufzeit.

Vielleicht sollte man die 2-Kern Version eher mit der K8 Rev.H vergleichen, also einer aktuellen CPU, die im 2Q (eher gegen Ende) den Markt betreten wird. Wenn die (Doppelkern-)Isaiah-CPU gegen Ende des Jahres verfügbar ist, wird das für VIA ausreichend sein, um weitermachen zu können.
Lieber gegen den Griffin. Der K8 H ist ja kein Stromsparprozessor. Die haben nicht umsonst nochmal den Griffin für die mobile Plattform designt.

Von angestaubter Pentium-ähnlicher CPU-Technik findet man so langsam den Weg in die Moderne, in der Grafikchiptechnik hat man technologisch schon aufgeschlossen, nur an der Skalierbarkeit haperts noch ein wenig.
Features wie die Cryptoeinheit in den VIA CPUs runden das Paket ab.
Tja wenn's nur nicht an Geld an allen Enden und Ecken fehlen würde. Das macht VIA so handlungsfähig wie eine Schnecke.

Das ist ein Widerspruch! Entweder hat man eine GPU oder hat sie nicht und VIA hat sie nicht.
Es ging ums Prinzip. Die Technologie ist da. Tapeout war auch schon lange. Es hapert an etwas banalem wie Geld für die Produktion und den Channel zu füllen.

[robbitop]

Der Efficeon wurde nie von AMDs Fabs hergestellt.

AMD hatte lediglich eine Zeit lang den Efficeon mit ihren weltweiten Verkaufsnetz vermarktet ... ohne Erfolg.

Was die IPC angeht, so könnte meiner Meinung nach die tatsächliche Rechenleistung tatsächlich irgendwie beim IPC des K7 liegen. Allerdings dürfte bei Speicherbenchmarks der Isaiah hinten liegen.

Bei den meisten Kryptologie-Anwendungen dürfte VIA sowohl AMD, als auch Intel dann die Rücklichter zeigen.

MFG Bobo(2008 )
Hm aber was ist denn am CN Design nun so großartig anders als am Efficion? Die kann man beide mit aktuellem Prozess gewiss in ähnlichen Gebieten einsetzen.


Mit den eigenen Chipsätzen bekommt VIA kaum das "Vista ready Logo" verliehen. Mag eh sinnlos sein, aber Marketingabteilungen lieben solche Aufkleber ^^

ciao

Alex
Die Chrome IGP hat IIRC das Vista Ready Logo, bietet Videobeschleunigung im Rahmen einer Chrome GPU und ist D3D9 konform.

[Sonyfreak]

Warum kauft nicht zum Beispiel Nvidia VIA auf? Ich weiß jetzt nicht ob sich das Nvidia überhaupt leisten könnte, aber die haben doch im Moment recht viel Geld, und müssen sich vielleicht in Zukunft neue Absatzmärkte schaffen. Dazu bekämen sie ein weiter entwicklungsfähiges CPU-Design, um in den Prozessormarkt einsteigen zu können.

mfg.

Sonyfreak

[HOT]

Der 65 nm K8 ist auch sehr sparsam. Gibt's den eigentlich noch als single core? Der low voltage Turion Single Core war damals auch erstaunlich sparsam. Kam beinahe an den Pentium-M ran in der Laufzeit.

Es gibt SingleCore K8, aber das sind dann teildeaktivierte X2. Die Die Grösse von all diesen CPUs ist aber wahrscheinlich deutlich grösser als bei der neuen VIA CPU. Das betrifft ja den Yield und die Produktionskosten.

Lieber gegen den Griffin. Der K8 H ist ja kein Stromsparprozessor. Die haben nicht umsonst nochmal den Griffin für die mobile Plattform designt.

Ha ha, der Griffin ist ein K8 Rev.H. Die kommen wohl als Athlon4000e und Turion Ultra auf den Markt, aber das Die ist dasselbe. Der K8 Rev.H ist auf Sparsamkeit getrimmt, der K10 X2 auf Leistung. Mehr als 3 Dies kann AMD wohl nicht auf 65nm effizient gleichzeitig produzieren (K10 Rev.B, K10 X2 Rev.?, K8 Rev.H). Die K10 sollen ja dann sobald wie möglich auf 45nm wechseln (Rev.C), damit würde der 65nm K10 Quad wegfallen. Die DualCores sollen ja nur in 65nm produziert werden in der Fab36. Bei einem möglichen Sprung auf 45nm in 2009 würde der K8 dann wohl endgültig auf der Strecke bleiben.

Tja wenn's nur nicht an Geld an allen Enden und Ecken fehlen würde. Das macht VIA so handlungsfähig wie eine Schnecke.

Das ist wohl das allergrösste Problem. Mit einem großen Kapitalgeber käme man wohl deutlich schneller zu brauchbaren Ergebnisse und könnte auch weltweite Handelsnetz aufbauen. Das wird momentan eines der Grössten Probleme von VIA sein.

Es ging ums Prinzip. Die Technologie ist da. Tapeout war auch schon lange. Es hapert an etwas banalem wie Geld für die Produktion und den Channel zu füllen.
Exactliy.

[robbitop]

Tja ohne die Chipsatzdevision (die ja weg ist) dürfte VIA auch nicht mehr so viel Wert sein. Zumal die GPU Sparte (S3) gleich ein paar km vom NV HQ entfernt ist und alte S3 Kollegen eh dort schon arbeiten. Die CPU Sparte sitzt in Texas. Ist aber auch akzeptabel. Vor allem hätte man mit einem VIA Kauf auch die nötigen Lizenzen, um eine x86 CPU überhaupt bauen zu dürfen. Außerdem hat man ja vor Monaten ja noch ein CPU Startup Unternehmen gekauft. Das waren IIRC die Ex-Pentium4 Entwickler die von Intel abgehauen sind und sich selbstständig gemacht haben. Aber ob man Centaur zu anderen CPUs zwingen kann, ist die Frage. Deren Spezialität und Philosophie waren ja schon immer sparsame CPUs. Aber da man dann ja dank VIA die richtigen Lizenzen hätte kann man dann ja beides machen lassen: von Centaur mobile CPUs und von den P4 Leuten was großes.
Blöd ist bei Highend CPUs allerdings, dass man eine Fab haben sollte. Denn wenn man das Design nicht speziell für den Prozess und den Prozess speziell für das Design entwickelt, wird man nie an die Leistungen der Konkurrenz heranreichen.

[SavageX]

Ob es dir nun passt, oder auch nicht.

... was auch immer das heißen mag. Aber trotzdem vielen Dank.


Cache und diverse Puffer werden nun mal mit einbezogen.


Bei den Zahlen, die robbitop zur Verfügung stellte, vermutlich ja eben nicht.

Ich sage, dass die pure Anzahl der Transistoren (egal ob mit oder ohne Caches) erstmal wenig aussagt.



Ich habe bislang keine Angaben zu den Die-Abmessung bekommen, vermutlich geht Centaur weiterhin den Weg den aktuell kompaktesten Die in der x86-Industrie hinzulegen.


Sollen so ungefähr 70mm^2 sein. Das ist für VIA schon fast "ungewohnt groß", aber offensichtlich spekuliert man hier ja auf den 45nm Shrink.

[SavageX]

Hm aber was ist denn am CN Design nun so großartig anders als am Efficion?


Der Efficeon ist ja ein ganz und gar komplett untypischer "x86"-Prozessor, der über eine Software-Übersetzerschicht on-the-fly passenden VLIW Code für den eigentlichen Hardwareteil herstellt (und im RAM einen Cache mit übersetztem Code vorhält).

[robbitop]

Ha ha, der Griffin ist ein K8 Rev.H. Die kommen wohl als Athlon4000e und Turion Ultra auf den Markt, aber das Die ist dasselbe.
Aww. Ich hab Rev G (K10) mit Rev H durcheinandergeschmissen. Ich dachte du spielst auf den K10 an.

Der Efficeon ist ja ein ganz und gar komplett untypischer "x86"-Prozessor, der über eine Software-Übersetzerschicht on-the-fly passenden VLIW Code für den eigentlichen Hardwareteil herstellt (und im RAM einen Cache mit übersetztem Code vorhält).
Weiß ich. Aber ich meine aber was am Endergebnis anders ist. Nicht am internen. Verkauft wird ja nur das Endergebnis. Die Charakteristika von beiden CPUs könnten sich m.E. als sehr ähnlich herausstellen. Ähnliche IPC und ähnliche TDPs bei gleichem Prozess.

[SavageX]

Weiß ich. Aber ich meine aber was am Endergebnis anders ist. Nicht am internen. Verkauft wird ja nur das Endergebnis. Die Charakteristika von beiden CPUs könnten sich m.E. als sehr ähnlich herausstellen. Ähnliche IPC und ähnliche TDPs bei gleichem Prozess.

Ah, okay, da habe ich Dich Missverstanden.

Also angeblich ist der Efficeon dann doch wieder so schwachbrüstig, dass er gegen jeden Pentium M alt ausgesehen hat, ohne das durch besonders unglaublichen Energieverbrauch wieder wettzumachen. Ich hatte da vor einiger Zeit einen interessanten (und sehr negativen) Artikel gelesen, der das ganze Konzept in Frage stellte, finde den aber nicht wieder.

[laser114]

Es gibt SingleCore K8, aber das sind dann teildeaktivierte X2. Die Die Grösse von all diesen CPUs ist aber wahrscheinlich deutlich grösser als bei der neuen VIA CPU.

Zweimal nein. AMD hat noch einen nativen Single-Core in 65 nm (Lima/Sparta, 512 KiB L2), welcher 122 Millionen Transistoren fasst und 77,2 mm² groß ist.

[Bokill]

Ah, okay, da habe ich Dich Missverstanden.

Also angeblich ist der Efficeon dann doch wieder so schwachbrüstig, dass er gegen jeden Pentium M alt ausgesehen hat, ohne das durch besonders unglaublichen Energieverbrauch wieder wettzumachen. ... Sooo schlecht war der Efficeon auch nicht. Die "C" sonstwas Derivate von VIA hat der locker hinter sich gelassen. Allerdings war der Efficeon-Die deutlich grössser, so dass die vermeintlichen Vorteile teuer erkauft waren.

Ich hatte da vor einiger Zeit einen interessanten (und sehr negativen) Artikel gelesen, der das ganze Konzept in Frage stellte, finde den aber nicht wieder. War der Artikel auf Ars Technica?

-> "POWER5, UltraSparc IV, and Efficeon: a look at three new processors (http://arstechnica.com/articles/paedia/cpu/mpf-2003.ars)".

Ja geiler Artikel.

MFG Bobo(2008 )

[SavageX]

War der Artikel auf Ars Technica?

-> "POWER5, UltraSparc IV, and Efficeon: a look at three new processors (http://arstechnica.com/articles/paedia/cpu/mpf-2003.ars)".

Ja geiler Artikel.


Der kommt im Grundsatz nahe, aber es gab da irgendwo da draussen noch einen Artikel, der noch viel tiefer ging und u.A. David Ditzel, der ja seinerzeit Fürsprecher und Vorreiter der RISC-Idee war, vorgehalten hat, sich doch bei VLIW + Codeübersetzug für "normale" Prozessoren vergriffen zu haben.

[stickedy]

Warum kauft nicht zum Beispiel Nvidia VIA auf? Ich weiß jetzt nicht ob sich das Nvidia überhaupt leisten könnte, aber die haben doch im Moment recht viel Geld, und müssen sich vielleicht in Zukunft neue Absatzmärkte schaffen. Dazu bekämen sie ein weiter entwicklungsfähiges CPU-Design, um in den Prozessormarkt einsteigen zu können.
Das hat wohl genau zwei Gründe:
1. Damit man etwas kaufen kann, muss es auch jemand verkaufen wollen. Solange Formosa Plastics (dieses Konglomerat steht hinter VIA Technologies) nicht verkaufen möchte, kann Nvidia nichts kaufen, selbst wenn sie wollen würde.
2. Intel. In dem Moment wo sich Nvidia ein entwickeltes Prozessordesign ins Haus holt, wird Intel ganz schnell die Lizenzen für das Busprotokoll entziehen. Damit würde der komplette Intel-Chipsatzmarkt wegbrechen. Nvidia würde sich noch mehr in Gefahr begeben zwischen AMD und Intel aufgerieben zu werden. Solch strategische Entscheidungen müssen gut überlegt sein...

[Gast]

1. falsch, da VIA börsennotiert ist und wie jede andere börsennotierte Fima aufgekauft werden kann.

2. Intel kann nicht nach Belieben Lizenzen entziehen, nur im Falle einer Verletzung der Lizenzvereinbarung wäre das möglich.

[SavageX]

1. falsch, da VIA börsennotiert ist und wie jede andere börsennotierte Fima aufgekauft werden kann.


Wäre mir neu. Ich meine VIA wäre im Privatbesitz. Ich kann nicht ausschließen, dass die einen Börsengang hingelegt haben, aber wenn dann ist er komplett an mir vorbeigerauscht.

edit: Ist wohl bullshit: http://via-tech.de/investfaq.htm

[Coda]

Doch:


http://www.3dcenter.org/artikel/2006/04-24_a.php
Nein. In Macro-Ops zerlegt jede moderne CPU ihre Befehle. Es geht aber um Fusion.

Über was die da reden sind die Pair-Instructions in K8 und K10. Das kann man nur sehr sehr bedingt vergleichen. K7 hatte das übrigens noch nicht.

[stickedy]

1. falsch, da VIA börsennotiert ist und wie jede andere börsennotierte Fima aufgekauft werden kann.
VIA ist börsennotiert, allerdings ist der überwiegende Anteil der Aktien im Besitz der Formosa Plastics. Und es ist wie bei jeder anderen Aktiengesellschaft auch: So lange niemand verkaufen möchte, kann man auch nichts kaufen! Die Aktien kommen ja nicht aus dem Nichts...


2. Intel kann nicht nach Belieben Lizenzen entziehen, nur im Falle einer Verletzung der Lizenzvereinbarung wäre das möglich.
Och, was Intel darf und nicht darf, aber trotzdem tut, is eine komplette Geschichte für sich. Das Fertigungsabkommen mit AMD damals in den 80ern haben sie auch gebrochen obwohl sie es nicht gedurft haben. Und? Dann gibt es halt nen Rechtsstreit über 10 Jahre und am Ende ist der kleinere Pleite... Von daher: Recht habe und Recht bekommen sind zwei paar Schuhe!

[BlackBirdSR]

Zurück zur µArch.
Man sieht schon wieder ein paar Kompromisse, die eigentlich recht normal und verständlich sind.

Aber mal direkt zu den Ausführungseinheiten:
7µops pro Takt können an die 7 Ports gehen, also kein problem im "Idealfall"

Davon sind 2 Ports für Integer und Branchoperationen reserviert. ALU1 kann alle Integer und ADD-Operationen durchführen (kein MUL). ALU2 kann fast das Gleiche muss aber für Branching herhalten.

Dann insgesamt 3 Load/Store-Ports, die wir einmal ignorieren.

Für die "Multimedia-Einheiten" stehen dann weitere 2 Ports zur Verfügung.
Erstere erledigt alle Gleitkomma-Additionen, simplere SIMD-Operationen und alle Divisionen.
Die Zweite ist allerdings nur für Multiplikationen aller Art zuständig und kann keine Aufgaben der ersten Einheit durchführen. Interessanterweise gibts hier aber eine Multiply-Add-Einheit, die beide Berechnungen in einem Schritt erledigen kann.

Erfreulicherweise erreicht die CPU damit theoretisch ähnliche Leistungswerte für FP-SIMD wie AMD und Intel mit dem Core2/K10, bleibt aber meiner Meinung nach im bereich Int-SIMD zurück. Hier wären jetzt wirklich einmal Sandra-benches interessant ;)
Was Effektiv übrig bleibt ist die andere Frage. In diesem Fall ist auch völlig offen inwiefern man einen K7 im Bereich Integer/FP schlagen kann, und wie weit man bei SIMD an K10/Core2 rankommt.

edit: kleines Detail am Rande, das ich vergessen habe: Wie P6/P4/K7/K8/K10 ist Isaiah 3 Instruktionen pro Takt breit, bzw kann pro Takt 3 aus der Pipeline werfen.

[BlackBirdSR]

Nein. In Macro-Ops zerlegt jede moderne CPU ihre Befehle. Es geht aber um Fusion.

Über was die da reden sind die Pair-Instructions in K8 und K10. Das kann man nur sehr sehr bedingt vergleichen. K7 hatte das übrigens noch nicht.

Alle Px ab dem P6 zerlegen ihre x86-Instr. in µops. Erst ab dem Core2 können diese in größere Bestandteile (fused-µops) gebündelt werden. Was aber AMD seit dem K7 bereits macht sind decodierte Befehle in MOPs zu bündeln. Diese werden dann vor den Ausführungseinheiten in ROPs zerlegt. Ab dem K8 kommen dann double etc dazu.
Aber im Prinzip hat AMD bereits beim K7 Befehle durch die Pipeline gebündelt. Steht in den techdocs.

Edit: Natürlich ist das von der Technik eine ganz andere Baustelle als Fusion beim Core2. Alerdings bleibt das Prinzip und die Zielsetzung dabei erhalten. Weniger einzelne Befehle in der Pipeline die durchgeführt werden müssen.

[robbitop]

2. Intel kann nicht nach Belieben Lizenzen entziehen, nur im Falle einer Verletzung der Lizenzvereinbarung wäre das möglich.
Wie schnell das ging sah man ja, wie lange AMD/ATI noch Intelchipsätze herstellen durfte. Vertrag läuft aus und wird halt nicht mehr verlängert. (dazu braucht's nämlich zwei übereinstimmende Willenserklärungen)

[Pirx]

...Sandra-benches...
Sollte man diesem Programm überhaupt (einen fairen Benchmarkvergleich zu-) trauen?

[BlackBirdSR]

Sollte man diesem Programm überhaupt (einen fairen Benchmarkvergleich zu-) trauen?

fair? auf keinen Fall. Aber vergleichen mit früheren VIA-CPUs oder anderen CPUs lässt sich zumindest eine Steigerung oder Preferenz feststellen. Die Benchmarks sind noch immer zum Haare raufen, aber es reicht um ganz schnell und unkompliziert die Preferenzen der CPU festzustellen.

So erkennt man beim K10 ja auch nur einen leichten Anstieg an Int-SIMD-Leistung, während FP-SIMD gemäß den Änderungen stark zunimmt.

[reunion]

Die kommen aus Gesprächen mit BBSR. Vieleicht kann er ja dazu mal was sagen.

Wäre nett.


Aber OK, der Core2 ist anscheinend hammer viel größer geworden als der Core1.


Und der Core1 war kleiner als ein K8?


Wobei Chiparchitekt beim K8 den I/O Kram nicht zu den Logiktransistoren dazurechnet.

Alles andere wäre ja auch unfair, da dies beim Core2 entweder extern vorhanden ist (Memorycontroller) oder schlicht völlig fehlt (HT-Links, Crossbar) und durch eine FSB-Krücke ersetzt wird. Mit dem Kern an sich hat das jedenfalls nichts zu tun.


0mg, es ging ums Prinzip. Reine Transistorcounts sagen bei CPUs wenig aus. Dass der CN schwächer werden wird, ist sehr wahrscheinlich. Aber nicht wegen des Transistorcounts, sondern wegen den Hintergründen.

Damit hast du natürlich recht. Da man die Einheiten nicht beliebig parallelisieren kann um die Leistung zu steigern, sondern die Herausforderung darin besteht, die Pipeline möglichst gut auszulasten, sagt der Transistorcount nur wenig aus. Allerdings glaube ich nicht das VIA hier auch nur annähernd mit AMD/Intel mithalten kann, auch wenn sie auf dem Papier vielleicht relativ gut dastehen.


Doch:


http://www.3dcenter.org/artikel/2006/04-24_a.php

Das ist nicht wirklich vergleichbar IMHO.

[robbitop]

Und der Core1 war kleiner als ein K8?
Ja klick mal auf den Link bei Arstechnika.



Das ist nicht wirklich vergleichbar IMHO.
Sagst du das, weil Coda das gesagt hat, oder weil du es selbst durchdrungen hast? Ja die Zielsetzung ist dennoch die gleiche. Es wird nur anders umgesetzt.

[Coda]

Das was Intel unter Micro- und Macro-Op-Fusion bezeichnet hatte der K7 und K8 auf jeden Fall nicht. Es wird nicht nochmals in den Befehlen nach Paaren gesucht, sondern es wird immer gleich gruppiert.

Z.B. wird ein LOOP zu einem Double dekodiert ab K8 (Dec + Branch), das hat aber nichts mit Fusion zu tun.

[BlackBirdSR]

Das was Intel unter Micro- und Macro-Op-Fusion bezeichnet hatte der K7 und K8 auf jeden Fall nicht. Es wird nicht nochmals in den Befehlen nach Paaren gesucht, sondern es wird immer gleich gruppiert.

Z.B. wird ein LOOP zu einem Double dekodiert ab K8 (Dec + Branch), das hat aber nichts mit Fusion zu tun.

das sagt auch keiner direkt. Und es hat auch nichts mit Fusion zu tun. Weder auf x86 noch auf µops-Ebene. Aber das Grundprinzip beider Verfahren bei Intel ist es den Druck auf die Pipeline zu verringern. Es werden weniger µops/(bei AMD ROPs) durch die ersten Stufen geschickt und die Puffer müssen nicht so groß ausgelegt werden.

Was K7/K8/10 nun haben ist eine von Anfang an durchdachte Methode um die Anzahl der Operationen bis zum Verteile gering zu halten. Dass dahinter eine aufwändige Logik wie bei µOps-Fusion steckt sagt auch keiner. Die Technik ist anders, das Zeil ist ähnlich.

[RecSwat]

Gibt es denn irgendwelche Benchmarks zu der CPU? Bei Golem z.B. steht ja beinahe nur Marketing.

[Coda]

Nein, es war ja kein Launch. Es gibt offenbar auch noch keine Pressesamples.

[S940]

Nein, es war ja kein Launch. Es gibt offenbar auch noch keine Pressesamples.
Here is a nice close-up of a CN processor that Centaur sent me home with. Sadly, I have nowhere to put it. (And no, you don’t need to mail me suggestions.)
Fragt sich nur, ob das Ding funktioniert, oder ein Schlüsselanhänger ist.
Sollte es ein funktionsfähiges Sample sein, dann würde ich mich stark über die Seite wundern ...

Wobei ... Hauptproblem wäre wohl ein neues BIOS ;-)

ciao

Alex

[stickedy]

Naja, so wie sich das anhört dürfte es sich wohl um ein Stück Elektronikschrott handeln :) Außer es gibt ein NDA und das passende Mainboard kommt noch...

Wobei das BIOS nicht das Problem sein sollte. Centaur-Prozessoren besitzen die nette Eigenheit, dass sie ohne explizite BIOS-Unterstützung läuffähig sind. Keine Ahnung, ob das für den CN auch noch zutrifft, aber vorher hat das vom IDT WinChip C6 bis zum VIA C7 gegolten... Von daher glaub ich nicht, dass sie diese Philosophie über Board werfen :)

[Coda]

Naja, so wie sich das anhört dürfte es sich wohl um ein Stück Elektronikschrott handeln :)
Angeblich laufen doch Samples bis auf ein paar Bugs.

[stickedy]

Angeblich laufen doch Samples bis auf ein paar Bugs.
Was nicht heißt, dass genau dieser Prozessor, den Kyle Bennett nun daheim liegen hat, einer dieser lauffähiger Samples ist :)

[malle]

Auf dem einen Bild zeigt doch der Entwickler 3 Systeme mit 1,2 1,4 und 2,0 GHz.

[HOT]

Tja ohne die Chipsatzdevision (die ja weg ist) dürfte VIA auch nicht mehr so viel Wert sein. Zumal die GPU Sparte (S3) gleich ein paar km vom NV HQ entfernt ist und alte S3 Kollegen eh dort schon arbeiten. Die CPU Sparte sitzt in Texas. Ist aber auch akzeptabel. Vor allem hätte man mit einem VIA Kauf auch die nötigen Lizenzen, um eine x86 CPU überhaupt bauen zu dürfen. Außerdem hat man ja vor Monaten ja noch ein CPU Startup Unternehmen gekauft. Das waren IIRC die Ex-Pentium4 Entwickler die von Intel abgehauen sind und sich selbstständig gemacht haben. Aber ob man Centaur zu anderen CPUs zwingen kann, ist die Frage. Deren Spezialität und Philosophie waren ja schon immer sparsame CPUs. Aber da man dann ja dank VIA die richtigen Lizenzen hätte kann man dann ja beides machen lassen: von Centaur mobile CPUs und von den P4 Leuten was großes.
Blöd ist bei Highend CPUs allerdings, dass man eine Fab haben sollte. Denn wenn man das Design nicht speziell für den Prozess und den Prozess speziell für das Design entwickelt, wird man nie an die Leistungen der Konkurrenz heranreichen.

Wieso ist die Chipsatzdevision weg? Die ist immernoch nötig, aber halt nur für eigene Produkte. Die Techniken sind doch die gleichen, man braucht immernoch einen Speichercontroller, NB Techniken, I/O usw. da ändert sich doch nix. Es werden halt nur keine Chipsätze mehr für andere Plattformen entwickelt. Bei AMD sieht man keine grossen Absatzchancen, weil der Markt eh nicht so gross ist und schon gut besetzt ist und bei Intel zahlt man Lizenzgebühren, was das Billigsegment ziemlich sinnlos macht.

[Bokill]

Der kommt im Grundsatz nahe, aber es gab da irgendwo da draussen noch einen Artikel, der noch viel tiefer ging und u.A. David Ditzel, der ja seinerzeit Fürsprecher und Vorreiter der RISC-Idee war, vorgehalten hat, sich doch bei VLIW + Codeübersetzug für "normale" Prozessoren vergriffen zu haben. Das klingt dann eher wie TechReport oder ein Artikel direkt beim ACM (http://www.acmqueue.org/modules.php?name=Content&pa=showpage&pid=75&page=4).

MFG Bobo(2008 )

[robbitop]

Wieso ist die Chipsatzdevision weg? Die ist immernoch nötig, aber halt nur für eigene Produkte. Die Techniken sind doch die gleichen, man braucht immernoch einen Speichercontroller, NB Techniken, I/O usw. da ändert sich doch nix. Es werden halt nur keine Chipsätze mehr für andere Plattformen entwickelt. Bei AMD sieht man keine grossen Absatzchancen, weil der Markt eh nicht so gross ist und schon gut besetzt ist und bei Intel zahlt man Lizenzgebühren, was das Billigsegment ziemlich sinnlos macht.
Die Chipsatzdevision ist doch vor Monaten abgehauen. Zumindest die Entwicklerteams.

[Sonyfreak]

1. Damit man etwas kaufen kann, muss es auch jemand verkaufen wollen. Solange Formosa Plastics (dieses Konglomerat steht hinter VIA Technologies) nicht verkaufen möchte, kann Nvidia nichts kaufen, selbst wenn sie wollen würde.Ich wusste nicht, dass die Firma so einen starken Mehrheitseigentümer hat. Dadurch wird es wohl in der Tat sehr schwer, VIA (feindlich) zu übernehmen.
2. Intel. In dem Moment wo sich Nvidia ein entwickeltes Prozessordesign ins Haus holt, wird Intel ganz schnell die Lizenzen für das Busprotokoll entziehen. Damit würde der komplette Intel-Chipsatzmarkt wegbrechen. Nvidia würde sich noch mehr in Gefahr begeben zwischen AMD und Intel aufgerieben zu werden. Solch strategische Entscheidungen müssen gut überlegt sein...Nvidia ist so und so in Gefahr, zwischen den beiden Lagern AMD und Intel aufgerieben zu werden. Aus dem Chipsatzmarkt kann die Firma ja ziemlich flott rausgedrängt werden, indem die Lizenzen nicht weiter vergeben werden. Und wenn Intel mal kräftiger in den VGA-Markt einsteigen sollte, ist auch dort Nvidias Vormachtstellung in Gefahr.
Klar wäre so eine Übernahme nicht ohne Risiko. Nur ist halt die Frage, ob Nvidia mittel- bis langfristig alleine eine Chance hat. Dadurch kam eben meine Spekulation zu Stande, die robbitop ja noch weiter aufgeführt hat. Aber das ist hier in diesem Fred ja beinahe Offtopic. :D

mfg.

Sonyfreak

[malle]

Die Chipsatzdevision ist doch vor Monaten abgehauen. Zumindest die Entwicklerteams.
Ein Teil davon ja, aber nicht alle. Für die eigenen Boards sollte das Team immer noch reichen.

[_DrillSarge]I[]

das problem wird nicht der chips selbst oder dessen leistung sein. man muss es einfach mal schaffen das produkt nicht erst ein halbes jahrzehnt nach veröffentlichung an den mann zu bringen und zwar dort, wo jeder es kaufen kann.
für owas ist via momentan nicht stark genug, man ist zu 100% auf gönner angewiesen, ob nun in finanzieller hinsicht oder igendein partnerprogramm eines fabrikanten.
wenn es so weiter geht wiebisher wird via demnächst nur noch chips für handy und co produzieren, wie es mancher konkurrent aus via-hochzeiten jetzt schon tut. wär schade

[SavageX]

Also bis jetzt sind die VIA Prozessoren nicht erst ein "halbes Jahrzehnt" später auf den Markt gekommen. Im Vergleich zu den Grafikchips war das immer relativ "zügig" auf dem Markt. Mag daran liegen, dass die CPUs durchaus noch mehr Kerngeschäft für VIA sind als die Grafikchips - man interessiert sich bei VIA wohl tatsächlich eher für IGP Gedöns.

Weiterhin hat man ja jetzt "schon" lauffähiges Silizium gesehen und ziemlich konkrete Erscheinungsdaten verkündet. Ich denke, dass Teil werden wir dieses Jahr auch tatsächlich zu Gesicht bekommen.

[_DrillSarge]I[]

"dieses jahr" ist nun auch schon wieder ein problem. wenn amd mal mit seiner kompletten plattform fertig ist siehts für das via-teil noch schlechter aus. oder auch mal was an den prozessoren in der geode-region macht.
man müsste schon hoffen auf q1/q2 08.

[stickedy]

Was haben die AMD-Plattformen mit dem CN zu tun? Das ist ein komplett anderer Markt.

[_DrillSarge]I[]

via macht aktuell im pc-bereich sein geld mit (technologisch rückständigen) "plattformen".

[Bokill]

I[;6228545']"dieses jahr" ist nun auch schon wieder ein problem. wenn amd mal mit seiner kompletten plattform fertig ist siehts für das via-teil noch schlechter aus. oder auch mal was an den prozessoren in der geode-region macht.
man müsste schon hoffen auf q1/q2 08. Laut einem Gespräch mit VIA werden "Mitte 2008" x86-Geräte am Markt sein.

VIA betrachtet den "Nehemiah (http://www.orthy.de/index.php?option=com_content&task=view&id=5266&Itemid=85)" (mit den entsprechenden Komplett-PCs/Notebooks/UMPCs) als Antwort auf den Asus Eee und kommenden Billig-x86 auf Basis von Intels Low-End und/oder Low-Power-Produkten.

Die Frage ist welche Geschäftspartner auch hier in Europa und Deutschland tatsächlich den Nehemiah verbauen werden. Mit x86-64, SSE, PadLock und einer Endrechenleistung knapp unterhalb vom Merom ist das keine Konkurrenz zum Geode GX/LX, sondern auch ein anspruchsvoller Konkurrent zu AMDs "Griffin" (letzter K8-Kern: 1 Megabyte L2-Cache und HyperTransport 3.0).

MFG Bobo(2008 )

[stickedy]

Ich nehme an du meinst "Isaiah". Der Nehmiah ist schon "etwas" länger auf dem Markt ;)

I[;6228645']via macht aktuell im pc-bereich sein geld mit (technologisch rückständigen) "plattformen".
Aber in einem Sektor, den aktuell Intel kaum und AMD gar nicht abdecken. Daran ändern auch zukünftige AMD-Plattformen nichts, weil die einfach vür einen anderen Marktbereich zu haben sind.

VIA ist ja mit den Prozessorlösungen im PC-Bereich nicht mehr wirklich präsent, nur noch in Low-Power-Geräten und da ist AMD keine Konkurrenz.

[Gast]

Laut einem Gespräch mit VIA werden "Mitte 2008" x86-Geräte am Markt sein.

Mit x86-64, SSE, PadLock und einer Endrechenleistung knapp unterhalb vom Merom ist das keine Konkurrenz zum Geode GX/LX, sondern auch ein anspruchsvoller Konkurrent zu AMDs "Griffin" (letzter K8-Kern: 1 Megabyte L2-Cache und HyperTransport 3.0).

MFG Bobo(2008 )

sehe ich ähnlich. Isaiah hat mich wirklich überrascht. Der Chip ist in 65nm ja ähnlich groß wie ein (momentan hypothetischer) SingleCore Atlon64 @65nm.
Sollte es VIA schaffen das Ding bis Ende des Jahres in 45nm Technologie auf den Markt zu bringen dann wäre der Chip nur noch ca. 33-35mm² groß und damit nur noch ein wenig größer als ein Silverthorne @ 45nm; hätte aber durch das OOO-Design eine wesentlich höhere Leistung.

Manfred

PS.: der "CN" geistert ja nun schon sehr viele Jahre durch die Presse. Wenn Centaur aber erst vor 4 Jahren mit der Entwicklung angefangen hat, dann konnte die CPU ja fast nicht früher auf den Markt kommen. Ich wundere mich wirklich ein wenig über VIA das die schon so früh über den CN gesprochen haben. Dadurch ist ja immer der Eindruck entstanden der CN komme viel zu spät.

[malle]

Sicher ist nur, das alles da wo der C7 gerade drin ist, wohl auch der neue passen wird/könnte und damit ist VIA zumindest wieder auf der Höhe von wo aus AMD & intel noch gesehen werden können.

[up¦²]

G. Glenn Henry:
THE FUTURE
What’s described in this paper is the first silicon version of the new VIA Isaiah Architecture.
Having now seen silicon, however, the designers are infinitely wiser. Thus, new implementations
are currently underway that will “tune” the architecture and utilize new technologies to provide
future performance increases—but still remaining within the same low power envelope.
http://www.via.com.tw/en/downloads/whitepapers/processors/WP080124Isaiah-architecture-brief.pdf

[Gast]

G. Glenn Henry:

http://www.via.com.tw/en/downloads/whitepapers/processors/WP080124Isaiah-architecture-brief.pdf
Intel ließ uns Anfang 2006 bereits die Core 2 CPUs in Benchmarks bestaunen. Zu kaufen waren sie allerdings erst August September 2006. Der Isaiah wird gerade noch fleißig debugged und G. Henry lobt seine Kreation bereits in höchsten Tönen. Vielleicht sollte er Isaiah möglichst bald durch öffentliche Benchmarks jagen, damit wir es selbst sehen und deshalb vielleicht auch glauben können, daß seinem Ankündigungen ein reales Produkt in diesem Jahr folgen wird. Ich bezweifele beim momentanen Entwicklungsstand doch sehr, daß wir Ende des zweiten Quartals den Isaiah im Markt kaufbar sehen. Ich gehe eher davon aus, daß erst nächstes Jahr ein Produkt erscheinen wird.

[AnarchX]

UMPC News : VIA Isaiah test result confirms improvements. (http://www.umpcportal.com/modules/news/article.php?storyid=1405)
Firstly, lets remind ourselves how a 1.2Ghz C7-M and VX700M performs on the CrystalMark tests. These results are from a current WiBrain UMPC.

CrystalMark Score: 14382
[ ALU ] 1987
[ FPU ] 1850
[ MEM ] 1228
[ HDD ] 4516
[ GDI ] 1811
[ D2D ] 2710
[ OGL ] 280

The first two tests are CPU-intensive tests. The second, memory speed, the third is disk-specific and the last three, graphics tests.

Here's the result with a 1.0Ghz Isaiah (ULV) and VN896 Update: VX800 chipset.

CrystalMark Score: 25927
[ ALU ] 4762 (280%)
[ FPU ] 2976 (190%)
[ MEM ] 6067
[ HDD ] 7178
[ GDI ] 2684
[ D2D ] 2260
[OGL] test not done.

(Memory and disk results not comparable.)
edit:
Noch ein paar Vergleichswerte:
Here's are some Crystalmark benchmarks from jkotr on the Samsung Q1P and Q1 Ultra Premium to put things in perspective.

Q1P - 1.0GHz Pentium-M
ALU 2309
FPU 2433

Q1UP - 1.33GHz Core Solo
ALU 5194
FPU 6131

Q1UP - Adjusted to 1.0GHz
ALU 3905
FPU 4609
I benched my Eee PC with its Celeron-M @630Mhz

ALU: 2394
FPU: 2878

[_DrillSarge]I[]

ned schlecht. weniger takt 280% bzw. 190% schneller, respekt :up:
gut, der c7 ist auch nicht gerade ein leistungswunder ;)

[Coda]

Für den Transistorcount ist es doch okay. Ich find die CPU beachtlich für Via.

[Gast]

Isaiha hat eine recht starke ALU. Wenn der Takt und die Leistungsaufnahme passen, dann respekt. Die FPU-Leistung ist dem Einsatzgebiet eh nicht so wichtig, zum Glück :)

[Gast]

Jo, FPU-Leistung auf Celeron-M 630MHz Niveua ist nicht so toll, aber doppelte ALU-Leistung ist schon beachtlich. :)

[Botcruscher]

Fehlen nur noch ordentliche Preise. Günstig ist VIA nun nicht gerade.

[robbitop]

Wundert mich eigentlich, weil ja gerade die FPU so mächtig sein sollte im Isajah.
Und so mächtig ist die im Core1 ja eigentlich nicht.

[Coda]

Naja es wurde seither ja auch einiges an theoretischer Forschung betrieben.

[robbitop]

Naja es wurde seither ja auch einiges an theoretischer Forschung betrieben.
Nein ich meine, warum die FPU im Isajah mit der nicht all zu mächtigen FPU im Dothan nicht mitkommt.
Im Isajah soll die FPU ja laut einigen Fachartikeln ziemlich stark sein.

[Coda]

Ach so meinst du das. Öh ich glaube damit ist nur der Durchsatz gemeint nicht die Latenzen wenn ich mich richtig erinnere.

[Gast]

Ziemlich stark" ist wohl relativ, eine Verdoppelung der Leistung gegenüber dem C7 ist doch nicht schlecht. Man sollte von VIA keine Wunder erwarten.

[S940]

Ach so meinst du das. Öh ich glaube damit ist nur der Durchsatz gemeint nicht die Latenzen wenn ich mich richtig erinnere.
Ich würde das eher andersrum interpretieren:
High-performance media computation: The VIA Isaiah Architecture places significant emphasis on high-performance floating-point execution. It can execute four floating-point adds and four floating-point multiplies every clock. It uses a completely new algorithm for floating-point adds that results in the lowest floating-point add latency of any x86 processor—two clocks for any format (SP, DP, DE, packed or scalar). This contrasts with
Intel’s three or four clocks (depends on the format). Similarly, the floating-point multiplier has the lowest latency of any x86 processor—three clocks for SP multiply, and four for DP and DE. This contrasts with Intel’s four and five clocks, respectively. http://www.via.com.tw/en/downloads/whitepapers/processors/WP080124Isaiah-architecture-brief.pdf

Wenn ich das richtig mitbekommen habe, hat der CN auch weniger "Media" Units als Core2, die einzelnen Befehle werden bei VIA also zwar schneller ausgeführt, aber Intel kann halt mehrere Befehle parallel abarbeiten -> insgesamt höherer Durchsatz.

ciao

Alex

[BlackBirdSR]

Und nicht zu vergessen:

1 Benchmark bei dem völlig im Raum steht wie gewichtet wird. Ich erinnere nur an Sisoft Sandra, dessen Ergebnis auch nicht in Relation zur Realität steht.

[Gast]

CrystalMark Score: 14382
[ ALU ] 1987
[ FPU ] 1850


[ ALU ] 4762 (280%)
[ FPU ] 2976 (190%)

Nanu, bei mir ergibt das eine Steigerung von ~240%, bzw. ~160%.
Aber immer noch sehr gute Werte.

[Gast]

Nanu, bei mir ergibt das eine Steigerung von ~240%, bzw. ~160%.
Aber immer noch sehr gute Werte.

Pardon, nicht 'von', sondern in Relation zum Basiswert, meine ich.

[S940]

Nanu, bei mir ergibt das eine Steigerung von ~240%, bzw. ~160%.
Aber immer noch sehr gute Werte.
Tja, hat sich wohl einer verrechnet ...

Weitere Benchmarkwerte, SuperPi / FritzChess und noch irgendein "Mark" hier:
http://5i01.com/topicdetail.php?f=15...6&last=5645562

ciao

Alex

[reunion]

Nein ich meine, warum die FPU im Isajah mit der nicht all zu mächtigen FPU im Dothan nicht mitkommt.
Im Isajah soll die FPU ja laut einigen Fachartikeln ziemlich stark sein.

Tja, das Ganze muss eben auch ausgelastet werden. Der Chip kommt ohnehin zu spät, ein Atom dürfte bei deutlich niedrigerer TDP auch noch schneller sein.

[S940]

Tja, das Ganze muss eben auch ausgelastet werden. Der Chip kommt ohnehin zu spät, ein Atom dürfte bei deutlich niedrigerer TDP auch noch schneller sein.
Kommt drauf an, ob man multithreaded Programme hat oder nicht. Falls nicht, dann ist das Teil max. ein bisschen schneller als die aktuellen C7. Für super mini Anwendungen, wo zuvor ein ARM Prozessor vorgesehen war, reichts sicherlich und Hyperthreadung ist dann auch ein deutlicher Vorteil, aber für den Rest (v.a. das allerseits beliebte Vista) bin ich eher skepisch.

Die IDF-Präsentation zur Nettop Platform '08 verrät dabei auch, dass Intel den sparsamen Diamondville-Prozessoren weniger Performance zutraut als etwa dem 1,2-GHz-Prozessor Celeron 220
http://www.heise.de/newsticker/meldung/105909

Einen Vorteil hat Intel aber sicherlich: die 45nm Herstellung. Da sollte VIA sich schleuningst nach was Besserem umsehen, aber selbst AMD hat da ja noch nichts.

ciao

Alex

[robbitop]

Tja, das Ganze muss eben auch ausgelastet werden. Der Chip kommt ohnehin zu spät, ein Atom dürfte bei deutlich niedrigerer TDP auch noch schneller sein.
Das kannst du vergessen. Bessere TDP ja, aber die IPC ist nicht vergleichbar.

[S940]

Das kannst du vergessen. Bessere TDP ja, aber die IPC ist nicht vergleichbar.
Apropos IPC, wieder ein Bausteinchen mehr zum Abschätzen: Sandra Werte aus folgender Testumgebung:
VIA C8@2GHz, VX700 chipset test motherboard, 1GB DDR2 667, Windows Vista Ultimate 32-bit, Sandra 2008 SP1, Seagate 5400.3 80GB

http://farm4.static.flickr.com/3030/2408051649_ccfd8314f8.jpg
Quelle:http://www.eeepcnews.de/2008/04/12/via-isaiah-und-nvidia-der-intel-atom-killer/

Das Sheep 440 ist ein Celeron 440, d.h. Core2 single core, 512 kB Cache, 2 GHz.

Wie bei Sandra üblich muss man aufpassen, die Benches sind auf diverse CPUs optimiert, die Multimedia (Mm) Int Werte z.B. auf Core2, also kein Wunder, dass der 440 da so gut abschneidet.

ciao

Alex

[robbitop]

Der Isajah rennt mit 2 GHz? Nicht schlecht!
IPC scheint irgendwo zwischen Core1 und Core2 zu liegen. Ich würd gern mal nen Gamebench in 640 gegen einen gleichgetakteten Pentium 3, Core 1, Core 2, K7 und K8 sehen.

[BlackBirdSR]

Zumindest der theoretische Leistungs-Anteil ist für eine Via-CPU beeindruckend.
Jetzt ist nur noch wichtig, wie gut diese Leistung in echtem Programmcode umgesetzt werden kann. Dazu findet man in diesen Sandra-Benchmarks leider absolut keinen Anhaltspunkt.

Hier wären ein paar Spiele wirklich die beste Lösung.

[GeneralHanno]

warum spiele? willst du etwa mit einem Via core spielen ;)
win rar packen, mp3 umwandeln, filmwidergabe, das sind die aufgaben eines Via cores....

[BlackBirdSR]

warum spiele? willst du etwa mit einem Via core spielen ;)
win rar packen, mp3 umwandeln, filmwidergabe, das sind die aufgaben eines Via cores....

Wie es das Universum nunmal so will, sind Spiele der beste Anhaltspunkt wenn es darum geht alle Teile des Chips auf verschiedenste Arten zu beanspruchen. Das schafft kein MP3-Codec, kein MPEG2/.264-Video und keine Verschlüsselungssoftware.

Um den Kern also etwas genereller einordnen zu können (sprich die Aussage: Isaiah hat ca. x-fache Single-Thread-Performance von Core2: für mehr als 50% der Fälle gültig erscheinen zu lassen.), braucht es mehr als Sandra und Crystalmark.

[reunion]

Apropos IPC, wieder ein Bausteinchen mehr zum Abschätzen: Sandra Werte aus folgender Testumgebung:
VIA C8@2GHz, VX700 chipset test motherboard, 1GB DDR2 667, Windows Vista Ultimate 32-bit, Sandra 2008 SP1, Seagate 5400.3 80GB

http://farm4.static.flickr.com/3030/2408051649_ccfd8314f8.jpg
Quelle:http://www.eeepcnews.de/2008/04/12/via-isaiah-und-nvidia-der-intel-atom-killer/

Das Sheep 440 ist ein Celeron 440, d.h. Core2 single core, 512 kB Cache, 2 GHz.

Wie bei Sandra üblich muss man aufpassen, die Benches sind auf diverse CPUs optimiert, die Multimedia (Mm) Int Werte z.B. auf Core2, also kein Wunder, dass der 440 da so gut abschneidet.

ciao

Alex

Grau, teurer Freund, ist alle Theorie. IMHO ist das Ding niemals über K8 IPC. VIA hat dafür viel zu wenig Geld und Ressourcen.

[Coda]

Da wäre ich mir nicht so sicher.

[robbitop]

Der K7/8 ist ja nun auch schon etwas in die Jahre gekommen. Man darf nicht vergessen, dass die K7/8 Architektur durch einige Bottlenecks (Prefetch, L1/L2 Latenz, L1/L2 Bandbreite, Decoder, Sprungvorhersage, OOO Loads/Saves, u.v.m.) nur mit "angezogener Handbremse" fährt.
Insofern halte ich es für gut möglich, dass mit einem inkomplexerem Kern, der aber besser balanciert ist, eine ähnliche IPC herauskommt. Der Banias/Dothan hat das ja gezeigt.

Ich traue dem C8 schon Banias/Dothan IPC zu. Vieleicht ein wenig drunter, vieleicht ein bisschen drüber.
Jedenfalls ist weder die TDP noch die IPC auch nur annähernd mit dem Bereich des Intel Atoms zu vergleichen.
Der Atom hat niedrigere TDP dafür aber auch niedrigere IPC. Genau das Richtige für solche 5-6" Geräte. (darauf dann aber Windows Vista laufen zu lassen ist aber IMO einfach nur lol)

[BlackBirdSR]

Grau, teurer Freund, ist alle Theorie. IMHO ist das Ding niemals über K8 IPC. VIA hat dafür viel zu wenig Geld und Ressourcen.

Man lernt aus Fehlern und Ideen Anderer. K7 und K8 haben sicherlich sehr hohe Performance erreicht. Wie Robbitop allerdings bereits angedeutet hat, ist diese µArchitektur trotz Allem in vielen Bereichen alles andere als perfekt.
Es ist sehr wohl möglich, mit weniger Transistoren und eventuell sogar weniger Budget/Fertigungstechnologie ähnliche Ergebnisse zu erziehlen.

Mal sehen.. ich bin gespannt. Ein Wunsch(traum) wäre natürlich, diese Architektur genau so skalierbar und Erweiterbar wie die von Intel und AMD zu sehen.

[reunion]

Insofern halte ich es für gut möglich, dass mit einem inkomplexerem Kern, der aber besser balanciert ist, eine ähnliche IPC herauskommt. Der Banias/Dothan hat das ja gezeigt.

Inkomplexerer Kern als ein K7/K8? Steht wo? Auch bei Banias/Dothan will ich das erstmal sehen ohne Cache und ohne Memeorycontroller/IO beim K8.

[Coda]

Der Speichercontroller ist bei K8 nur der Rand des Dies.

Zum Vergleich: Dothan hatte eine Core-Size von 28mm² in 90nm, K8 offenbar 31mm²
Quelle: http://www.chip-architect.com/news/2007_02_19_Various_Images.html

Dafür fehlen Dothan die 64-Bit-Datenleitung usw. Ich denke es ist wirklich relativ ausgeglichen.

[robbitop]

Inkomplexerer Kern als ein K7/K8? Steht wo? Auch bei Banias/Dothan will ich das erstmal sehen ohne Cache und ohne Memeorycontroller/IO beim K8.
Da gab's doch mal die Transistoranzahlen für den eigentlichen Kern. Keine Ahnung ob das bei Sandpile war oder ob Hans das auf seiner Seite mal gelistet hatte. Core1 (Banias, Dothan) hatte weniger Transistoren als der K8. Auch der P3 hatte weniger Transistoren als der K7. Dennoch hatten beide ähnliche IPC.
Das waren Angeben nur für den reinen Kern. (ok aber inkl L1)
Allerdings sehe ich keinen Grund die Transistoranzahl für den Speichercontroler abzuziehen (die müsste man noch draufrechneen). Schließlich ist das eine Designentscheidung, von der der K8 auch profitiert.
Nichts desto trotz waren die Werte aber noch ohne Speichercontroler und ohne L2.

Ich denke nicht, dass der Isajah/C8/CN eine ähnliche Infrastruktur wie der K8/10 oder der Nehalem bietet. Vermutlich aus Transistorgründen. Ich denke, das Ding sollte dem Banias in vielen Belangen recht ähnlich sehen.

[Coda]

Die IPC vom P3 war aber nur in Int ähnlich. FP war Athlon um einiges schneller, deshalb sind auch die Transistoren gerechtfertigt.

[reunion]

Der Speichercontroller ist bei K8 nur der Rand des Dies.

Zum Vergleich: Dothan hatte eine Core-Size von 28mm² in 90nm, K8 offenbar 31mm²
Quelle: http://www.chip-architect.com/news/2007_02_19_Various_Images.html

Dafür fehlen Dothan die 64-Bit-Datenleitung usw. Ich denke es ist wirklich relativ ausgeglichen.

Das ist aber inkl. L1-Cache wovon der K8 immerhin 128KB hat und was einen nicht ganz kleinen Teil des Kerns ausmacht. Ohne Cache ist ein K8 so ziemlich der am wenigsten komplexe OOO-Kern den es aktuell gibt, trotz topaktuellen Featureset.

[robbitop]

Die IPC vom P3 war aber nur in Int ähnlich. FP war Athlon um einiges schneller, deshalb sind auch die Transistoren gerechtfertigt.
Das stimmt wohl. Aber in realen Situationen (Spielen) war das allerdings ziemlich egal.

[Coda]

Das ist aber inkl. L1-Cache wovon der K8 immerhin 128KB hat und was einen nicht ganz kleinen Teil des Kerns ausmacht.
Das kannst du nicht rausrechnen, weil es bei der L1-Cachegröße ganz gewaltig auf die Assoziativität ankommt. Und die ist bei K8 und Dothan soweit ich weiß verschieden.

[robbitop]

Das ist aber inkl. L1-Cache wovon der K8 immerhin 128KB hat und was einen nicht ganz kleinen Teil des Kerns ausmacht. Ohne Cache ist ein K8 so ziemlich der am wenigsten komplexe OOO-Kern den es gibt, trotz topaktuellen Featureset.
Die L1 Cachegröße ist eine fundamentale Designentscheidung und gehört nunmal dazu. Das kann man AFAIK gar nicht trennen, da noch ein ganze Batzen Logik für die Verwaltung des L1 aussteht.
Und natürlich ist der K7 und der P3 Core noch weniger komplex als der K8 Core. Der K6 (auch OOO) ist auch noch inkomplexer X-D
Und der Efficion von Transmeta und der originale Cyrix 3.

Aber stimmt schon: Featureset kostet ganz schön Transistoren. Wenn man sich mal den Atom anschaut. Den finde ich relativ groß.

[S940]

Grau, teurer Freund, ist alle Theorie. IMHO ist das Ding niemals über K8 IPC. VIA hat dafür viel zu wenig Geld und Ressourcen.Alte Unke, wahrscheinlich gehörtest Du in AMD K6 Zeiten auch zu den Leuten, die AMD den K7 nie zugetraut hätten, schließlich hatte AMD dafür "viel zu wenig Geld und zu wenig Resourcen" ;D

Warte es ab und les Dir vielleicht mal das whitepaper zum C8 durch:

http://www.via.com.tw/en/downloads/whitepapers/processors/WP080124Isaiah-architecture-brief.pdf

Wenn man die Ports der Execution engines von C8 mit K8 und Core 2 vergleicht (K8 / K10 / Core 2 Übersicht gibts z.B. hier:

http://www.realworldtech.com/page.cfm?ArticleID=RWT051607033728&p=6 )

Dann fällt auf, dass AMD 6 Ports hat, Intel 3 und VIA hat laut Whitepaper 4 (2 Int + 2 "Media" eigentlich FP aber s.u.).

AMD hat also insgesamt 2 Ports mehr. Das gleicht VIA aber aus, indem die 2 Media/FP Ports volle 128 bit Breite haben, also auf K10 Niveau liegen. Damit liegt (bei 128bit Code) der Vorteil bei VIA. Der Nachteil bei den Int ports wird durch die Fusions Befehle zumindest begrenzt, ausserdem ist der eine "Media" B Port recht flexibel .. der kann entweder FP oder INT multiplizieren. Das hat weder AMD noch Intel.

Tja der Nachteil liegt auf der Hand, wenn je eine Int und FP Multiplizierung kommt, hat man Pech, aber bei normalen / nicht-HPC Code ist das ne clevere Lösung :)

Summa Summarum sollte man das C8 Design nicht unterschätzen, da sind sämtliche Neuerungen der letzten Jahre eingebaut und mit dem C7 hat die CPU abgesehen vom V4-Busprotokoll rein gar nichts gemeinsam ^^

ciao

Alex

[Coda]

Core 2 hat auch 6 Ports, die sind da nur nicht eingezeichnet

http://www.heise.de/bilder/105915/0/1

Das ist zwar Nehalem, aber da hat sich an der Anzahl nichts getan.

[S940]

Core 2 hat auch 6 Ports, die sind da nur nicht eingezeichnet

Das ist zwar Nehalem, aber da hat sich an der Anzahl nichts getan.

Jo aber ich hab nur die execution ports aufgezählt, die load/store units tun nichts zur Sache die rechnen nicht, solange die die Daten schnell genug speichern (store) & laden(load) sind die egal :)

Wenn Du die mitrechnest, dann hat jede CPU 3 mehr, also K8/K10: 9, C8: 7 und der Core2: 6

Apropos "schnell genug speichern": Nachdem der C8 ja die 2x128bit Media Execution Units hat, die jeweils ADD & MUL gleichzeitig abarbeiten können, sollten die load/store breit genug sein, soll heißen, dass der L2 Cache auch wie beim K10/Core2 per 256bit (eben 2x128bit) angebunden sein sollte.

ciao

Alex

[mrt]

Wie es das Universum nunmal so will, sind Spiele der beste Anhaltspunkt wenn es darum geht alle Teile des Chips auf verschiedenste Arten zu beanspruchen. Das schafft kein MP3-Codec, kein MPEG2/.264-Video und keine Verschlüsselungssoftware.

Woher kommt eigentlich dieser Irrglaube? Spiele belasten primär das Cache-Subsystem und profitieren sehr von Prefetchunits. Was glaubst warum der angesprochene Dothan in Spielen schnell ist und abseits dessen kein Land gegen den K8 sah?
Man darf nicht vergessen, dass die K7/8 Architektur durch einige Bottlenecks (Prefetch, L1/L2 Latenz, L1/L2 Bandbreite, Decoder, Sprungvorhersage, OOO Loads/Saves, u.v.m.) nur mit "angezogener Handbremse" fährt.

Die Decoder sind wahrlich kein Bottleneck, eher was danach kommt, aus dem Commandbuffer/queue kommen max 3 (risc) Instructions/cycle, was doch ein bissi wenig ist. Hinein können bis zu 8 pro cycle ;) Zum Rest Ack, wobei ooo-load/store wegen dem oberen fast egal ist.

Zurück zum Thema, ich bin schon auf Leistungswerte "echter" Anwendungen gespannt, vielleicht kann der C8 ja seine Exunits gut versorgen und wir sehn eine durchaus potente CPU. Dann sollte man VIA nur mehr Geld in die Hand geben um daraus auch was gescheites zu machen, nur würde das dann sicher wieder wie bei S3 enden, gute Technik wenig Geld.

[S940]

Die Decoder sind wahrlich kein Bottleneck, eher was danach kommt, aus dem Commandbuffer/queue kommen max 3 (risc) Instructions/cycle, was doch ein bissi wenig ist. Hinein können bis zu 8 pro cycle ;) Zum Rest Ack, wobei ooo-load/store wegen dem oberen fast egal ist.Was meinst Du mit dem Commandbuffer / queue ? Ist das das, was DK hier "Pack Buffer" nennt:
http://www.realworldtech.com/includes/images/articles/Barcelona-2.gif ?

Falls ja dann stimmt das mit "8 pro cycle" nicht, dass sind max. nur 6 (3 x 2 direct) bzw. 3 (complex).


VIA macht das auch wieder interessant(er), die kodieren 3 x86 Befehle und unterscheiden nicht zw. complex oder direct... zusammen mit den "Fusionen", schaut das nach (sehr) guter Exunit Versorgung aus :)

Naja wie auch immer, ich hab mich mal an ner execution unit Übersicht versucht, falls jemand nen Fehler findet, bitte melden:
http://www.bilder-space.de/upload/iGIT9wESxZ1DYwf.GIF

Bei dem "SSE INT" Bin ich mir nicht sicher, an Media Port A hängt da sicherlich die Shuffle Einheit, aber ob die auch bei "B" ist ... keine Ahnung, das läßt sich aus dem Paper nicht rauslesen :(

ciao

Alex

[reunion]

Die L1 Cachegröße ist eine fundamentale Designentscheidung und gehört nunmal dazu. Das kann man AFAIK gar nicht trennen, da noch ein ganze Batzen Logik für die Verwaltung des L1 aussteht.

Logik geht auch für die Verwaltung des L2/L3-Caches drauf. Logik geht für die Verwaltung der HT-Ports drauf. etc. pp. Entweder man vergleicht nur den Kern selbst ohne Cache, dann kann man sagen welcher Kern summa summarum mehr Logik benötigt, oder man vergleicht gleich das ganze Die, aber dann hat man natürlich gewisse unregelmäßigkeiten durch die unterschiedliche Packdichte des Caches oder die unterschiedliche Ausstattung der CPUs.


Und natürlich ist der K7 und der P3 Core noch weniger komplex als der K8 Core. Der K6 (auch OOO) ist auch noch inkomplexer X-D
Und der Efficion von Transmeta und der originale Cyrix 3.


Das bezog sich natürlich auf aktuelle CPUs, ich habe das auch später editiert.

[mrt]

Was meinst Du mit dem Commandbuffer / queue ? Ist das das, was DK hier "Pack Buffer" nennt:
http://www.realworldtech.com/includes/images/articles/Barcelona-2.gif ?

Falls ja dann stimmt das mit "8 pro cycle" nicht, dass sind max. nur 6 (3 x 2 direct) bzw. 3 (complex).
Ja mein ich und ja sind 6, sorry typo.

[Coda]

Wenn Du die mitrechnest, dann hat jede CPU 3 mehr, also K8/K10: 9, C8: 7 und der Core2: 6
K8/K10 hat soweit ich weiß auch nur 6 inkl. Load/Store. Insofern hat C8 sogar einen Port mehr als Intel und AMD. Load/Store wird bei AMD afaik in den Ausführungseinheiten mitgemacht.

http://arstechnica.com/cpu/004/amd-hammer-1/opteron.png

http://images.anandtech.com/reviews/cpu/intel/core-vs-k8/march-comp-lg.png

Logik geht auch für die Verwaltung des L2/L3-Caches drauf. Logik geht für die Verwaltung der HT-Ports drauf. etc. pp. Entweder man vergleicht nur den Kern selbst ohne Cache, dann kann man sagen welcher Kern summa summarum mehr Logik benötigt, oder man vergleicht gleich das ganze Die, aber dann hat man natürlich gewisse unregelmäßigkeiten durch die unterschiedliche Packdichte des Caches oder die unterschiedliche Ausstattung der CPUs.
Nein. Die L1-Densitiy ist viel zu sehr von Parametern wie Assoziativität und Anbindungsbreite etc. abhängig. Das ist beim L2 nicht so der Fall. Die SRAM-Densitiy spielt da natürlich auch immer noch mit rein, aber lang nicht so stark.

[robbitop@work]

Logik geht auch für die Verwaltung des L2/L3-Caches drauf.

L1 ist da aber eine fundamental andere Geschichte.

[robbitop@work]

Bietet der C8 eigentlich OOO Loads/Stores?
Wie breit sind L1 und L2 angebunden?

[S940]

Bietet der C8 eigentlich OOO Loads/Stores?
Wie breit sind L1 und L2 angebunden?
Meinst Du das mit OOO Load/Stores:
Sophisticated memory access features.

The VIA Isaiah Architecture has many powerful features for improving performance of loads and stores. For example, the “memory disambiguation” algorithm detects loads that hit store data that has not yet stored (4). This algorithm uses both static address formats as well as history about previous instruction execution. The store-to-load forwarding mechanisms are also very powerful, including, for example, the ability to merge a smaller store into larger load data. The VIA Isaiah Architecture also performs speculative TLB tablewalks and provides very fast handling of unaligned data across a page boundary, and so forth.

(4) Intel calls their version of prefetching and memory disambiguation (next point) “Intel Smart Memory Access”.
Über die Breite der Caches gibt es nocht nicht handfestes, aber nachdem der C8 2 Media ExUnits hat, die je 128bit pro Takt abfertigen, sollte der L2 per 256bit angebunden sein, sonst bringen die 2x 128bit Units herzlich wenig :)
Der L1 sollte dann auch dual ported 128bit sein, wie Core2, aber Genaues weiß man eben nicht, ist Spekualtion.

Edit:
K8/K10 hat soweit ich weiß auch nur 6 inkl. Load/Store. Insofern hat C8 sogar einen Port mehr als Intel und AMD. Load/Store wird bei AMD afaik in den Ausführungseinheiten mitgemacht.Hmmm ist wohl Definitionssache. Einerseits hängen die ALU/AGUs zwar an der gleiche Reservation Station / Scheduler, aber andrerseits können die gleichzeitig arbeiten:
Each Scheduler can launch one ALU and one AGU operation per cycle. The ALU operation may come from one x86 instruction while the AGU operation may come from another.
Quelle: http://chip-architect.com/news/2003_09_21_Detailed_Architecture_of_AMDs_64bit_Core.html#1
(Unterpunkt 1.20)

Flaschenhals ist das auch keiner, vor den ExUnits gibts nur AMD-MacroOps, die werden dann vor dem Verteilen in 2 MicroOps aufgespalten:
http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=2748&p=3
VIA & Intel machen das gleiche mit Ihren fused MicroOps, VIA gibt an, dass aus den 3 fused Microops bis zu 6 "normale" MicroOps werden können, die werden dann an die 7 ports verteilt bzw. zuvor in die Reoderqueue / Reservationstation einsortiert.

Im konkreten AMD Fall könnte das also eine ALU+AGU MacroOp sein, die sich dann in 2 MikroOp aufspalten, die dann von der ALU/AGU auch gleichzeitig abgearbeitet werden.

Ist hier im thread jetzt aber auch egal, hier genügts, wenn wir festellen, das der C8 für eine "low power CPU" eindeutig genügend issue-ports mit ausreichend großen Reservation stations (76 Einträge, aufgeteilt nach den Ports) hat :)

Dagegen kommen mir die 32 Einträge von Core2 eher mickrig vor und die sind dann auch noch unified. Naja egal, reicht ja anscheinend, Core2 ist schließlich schnell genug ^^ (wahrscheinlich ist der Reorderbuffer davor groß genug).


ciao

Alex

[stickedy]

Hier gibt es neue Ergebnisse, auch gegen Intels Atom:

http://farm4.static.flickr.com/3273/2422399967_e501f6cd17.jpg

http://www.eeepcnews.de/2008/04/18/intel-atom-benchmarks-via-isaiah-vergleich/

Integer ist ziemlich stark, FPU weniger...

[S940]

Integer ist ziemlich stark, FPU weniger...Die FPU ist mir relativ egal, solange die SSE Einheiten 128bittig sind ^^
x87 wird ja immer mehr zu einer legacy Geschichte, SSE ist schneller, besser, Win64 unterstützt auch kein x87 mehr, bin mal gespannt ob das in ~10 Jahren komplett aus den Chips rausfällt, aber wahrscheinlich interessiert das bisschen DIE Fläche dann eh keinen mehr ;-)

Weitere Diskussionen zu dem Test, gibts hier:
http://www.forum-3dcenter.org/vbulletin/showthread.php?t=412470

ciao

Alex

[Igzorn]

Unterstützt der Intel Atom eigentlich die x86-64 Funktion oder ist er auf 32bit beschränkt?

Bei dem Isaiah ist schon die x86-64 Funktion erhalten wenn ich mich nicht täusche. Das wäre doch vielleicht für zukünftige Programme die recht viel Arbeitsspeicher benötigen nicht verkehrt.

Auserdem stellt das in gewissen bereichen schon einen gewissen Mehrwert da.

Was mich besonderst interessiert ist wie wohl die Leistung der beiden CPUs im bereicht als HTPC liegen wird. Sparsam sind sie ja wohl beide.

[stickedy]

Ja, Atom beherrscht Intel64, ist voll kompatibel zum Core 2 Duo.