PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Wie kann 9500 Pro jemals mit Geforce4ti preislich konkurrieren?


atimachtmiese
2002-12-06, 14:36:39
Die 9500 Pro Karten müssen doch voll teuer in der Herstellung sein.
R300 hat fast doppelte Transistorzahl +
kompliziertes 256Bit DRAM Interface.
Warum überall steht 9500Pro hätte 128Bit das raffe ich nicht.
8 * 32Bit DRam macht doch 256Bit.
Auf http://www.digit-life.com/articles2/radeon/sapphire-r9500-128.html
haben die Jungs doch auch richtig gezählt und gecheckt das es 256bit sind.

Wie kann 9500Pro preislich jemals mit GF4TI konkurrieren?

Popeljoe
2002-12-06, 14:39:03
[SIZE=1]Originally posted by atimachtmiese
Die 9500 Pro Karten müssen doch voll teuer in der Herstellung sein.
R300 hat fast doppelte Transistorzahl +
kompliziertes 256Bit DRAM Interface.
Warum überall steht 9500Pro hätte 128Bit das raffe ich nicht.
8 * 32Bit DRam macht doch 256Bit.
Auf http://www.digit-life.com/articles2/radeon/sapphire-r9500-128.html
haben die Jungs doch auch richtig gezählt und gecheckt das es 256bit sind.

Wie kann 9500Pro preislich jemals mit GF4TI konkurrieren? [/SIZE
Ist doch Quasi ein Abfallprodukt der 9700er Produktion.
Empfehlung: 3DC Suchfunktion: 9500pro
MfG
Popeljoe

Xmas
2002-12-06, 14:51:32
Originally posted by atimachtmiese
Die 9500 Pro Karten müssen doch voll teuer in der Herstellung sein.
R300 hat fast doppelte Transistorzahl +
kompliziertes 256Bit DRAM Interface.
Warum überall steht 9500Pro hätte 128Bit das raffe ich nicht.
8 * 32Bit DRam macht doch 256Bit.
Auf http://www.digit-life.com/articles2/radeon/sapphire-r9500-128.html
haben die Jungs doch auch richtig gezählt und gecheckt das es 256bit sind.

Wie kann 9500Pro preislich jemals mit GF4TI konkurrieren?
Die Karte auf Digit-Life ist AFAIK nicht das finale PCB-Design. Man kann Speicherchips auch so zusammenschalten dass sich zwei jeweils die Datenleitungen teilen und über ein Chip-Select-Signal zwischen den beiden umgeschaltet wird. Mit 8 32-bit DRAM-Chips kommt man also maximal auf einen 256-Bit breiten Bus, es kann aber auch weniger sein.

Gil-galad
2002-12-06, 14:51:37
@ atimachtmiese

Erst lesen und dann schreiben. Die ATI 9500 Pro hat 8 Pixel-Piplines (soviel wie die 9700/Pro) aber "nur" eine 128 (!!) Bit Speicheranbindung. Die Radeon 9700/Pro hat eine 256 Bit Speicheranbindung. Und weil die 9500 Pro "nur" eine 128 Bit Speicheranbindung hat kann sie auch günstiger hergestellt werden (weniger Leitungen für Speicheranbindung, etc.)

atimachtmiese
2002-12-06, 15:57:53
OK, überall steht die 9500Pro hätte 128bit.
Aber was machen dann die 8 * 32Bit DRAMS auf der Karte?
Für 128Bit wären es doch 4 zuviel.
Wenn 4 DRAMS nur Fakes sind kommt man nicht auf 128MB.
Und 2 Datenleitungen auf eine schalten um dann mit Chipselect die DRAMs selektieren kann beim aktuellen Boarddesign nicht sein.
Das würde auch unötig Leistung schlucken. Kapazitäten, Latenzen und so...
Meiner Meinung siehts so aus:
die (aktuelle) 9500Pro hat die 4er Pipeline, dafür aber 256bit.
Wenn ATI das aufwändige Design wirklich zu Preisen knapp oberhalb GF4TI anbieten kann, sag ich: RESPEKT.
Dann ist der Kunde König!!!
Vor allem der Kunde, der per per RegistryHack ala VOODOO100 die restlichen 4 Pipelines freischaltet.

Unregistered
2002-12-06, 17:29:56
hi

a)besteht hardwaremässig kein unterschied zwischen der 9500pro und der 9700?

b)lässt sich aus der 9500pro wirklich eine 9700 machen (schlussfolgerung aus a ) ????

Gil-galad
2002-12-06, 17:42:54
Hi.

Der einzige Unterschied zwischen 9700/Pro und 9500 Pro liegt, meines Wissens, bei der halbierten Speicheranbindung. Ansonsten müssten die Karten, bis auf das leicht veränderte Layout, gleich sein. Eventuell werden andere RAMs (langsamere, 3,6 ns) benutzt als bei der 9700 Pro (2,86 ns).

Ich denke nicht das es 8*32 Bit sind. ATI benutzt glaub ich 4 64-Bit-Controller (8 Chips mit jeweils 32 Bit). Das sind dann insgesamt 256 Bit. Man streicht einfach 2 Controller und schon hat man "nur" noch 128 Bit. Dann braucht man "nur" noch 4 Chips einer 64-Bit-Leitung zuweisen (keine 2 Chips wie bei der 9700/Pro) und schon hat man bei 8 Chips wieder die 128 Bit. KA ob das so genau ist, aber es wäre zumindest logisch. Wie gesagt die Radeon 9500 Pro hat definitv nur (!!) eine 128 Bit Speicheranbindung. Und ich glaube auch nicht, das ATI die anderen 128 Bit deaktiviert. Denn die brach liegenden 128 Bit würde ja auch wieder irgendwo vorhanden sein (sind die Speichercontroller auf der Karte oder direkt im Chip integriert ?) und so unnötige Kosten verursachen. Ich denke ATI hat das Layout lediglich etwas überarbeitet (deshalb kommt die 9500 ja auch später, IMHO) und man spart so Kosten.

Xmas
2002-12-06, 19:12:35
Originally posted by atimachtmiese
Und 2 Datenleitungen auf eine schalten um dann mit Chipselect die DRAMs selektieren kann beim aktuellen Boarddesign nicht sein.
Das würde auch unötig Leistung schlucken. Kapazitäten, Latenzen und so...
Welches Boardlayout meinst du? Dieses? (http://www.beyond3d.com/reviews/ati/radeon9500pro/)

Das Zusammenschalten von Speicherchippaaren wird bei Grafikkarten übrigens recht oft gemacht. Und es ändert nichts an den Latenzen. Es wird einfach ein Adressbit als CS-Signal missbraucht.

atimachtmiese
2002-12-07, 11:42:37
Ich meinte dieses Layout:
http://www.digit-life.com/articles2/radeon/sapphire-r9500-128.html
oder dieses:
http://www.sapphiretech.com/VGA/9500pro.asp

Wies scheint gibts jetzt ein stark verändertes Layout. Ist natürlich möglich das dort auch andere DRAM werkeln.
Kann leider nirgendwo erkennen welche DRAMS das neuer Layout beherbergt.
@Xmax
Das mit dem Adressbit als CS ist doch beim gemultiplexten Adressbus der DRAMS nicht möglich?!?

Xmas
2002-12-07, 14:45:51
Originally posted by atimachtmiese
Ich meinte dieses Layout:
http://www.digit-life.com/articles2/radeon/sapphire-r9500-128.html
oder dieses:
http://www.sapphiretech.com/VGA/9500pro.asp

Wies scheint gibts jetzt ein stark verändertes Layout. Ist natürlich möglich das dort auch andere DRAM werkeln.
Kann leider nirgendwo erkennen welche DRAMS das neuer Layout beherbergt.
@Xmax
Das mit dem Adressbit als CS ist doch beim gemultiplexten Adressbus der DRAMS nicht möglich?!?
Ersteres ist eine R9500 ohne Pro, und es ist fraglich ob das das finale Design der 9500 mit 128MB sein wird. Das kleine Bild auf der Sapphire-Seite ist als "9700-9500-board.jpg" bezeichnet, und ein großes Bild der 9500Pro gibt es nicht, es ist das gleiche wie bei der 9500.
Irgendwie glaube ich nicht dass die R9500 ein komplexeres PCB erhalten soll als die R9500Pro, da kann man eigentlich dasselbe Layout nehmen.

Und wieso sollte das mit dem Adressbit als CS nicht möglich sein? Man betrachtet einfach zwei Chips wie einen doppelt so großen, und ein Adressbit entscheidet welcher von beiden die Daten liefert/akzeptiert.