Wie werden Chips nach Leistungsfähigkeit selektiert?

[kahlchen]

Hi,

wie werden denn eigentlich Chips (GPU und CPU) nach Leistungsfähigkeit selektiert? Irgendwie muss ja festgestellt werden, wieviel Taktrate die vertragen, usw..
Und wer selektiert eigentlich? Die Chiphersteller, sprich nVidia, AMD, Intel?

Danke im Voraus :)

//EDIT
mit "Chiphersteller" meine ich eigentlich Chipdesigner :redface:

[Ronny G.]

das würde mich aber auch mal interessieren, klar die Absatzmenge von gut taktbaren CPU und GPU oder auch Speicher ist insgesammt ein sehr kleiner Marktanteil, kann mir trotzdem nicht vorstellen das da der Aufwand betrieben wird alle einzeln von Menschenhand zu selektieren

[Black-Scorpion]

Bei CPUs wird es auf jeden Fall so gemacht.
Es werden CPUs produziert und durch Tests auf Fehler und Takt die Cpu mit bestimmter Bezeichnung versehen.
Man geht nicht hin und sagt heute produzieren wir mal nur die oder die CPU.

[Gast]

Wie genau selektiert wird ist eines der bestgehüteten Betriebsgeheimnisse der jeweiligen Firmen, da wirste nix konkretes zu erfahren.

[Spasstiger]

Ich hab das mal bei IBM vor ca. 3 Jahren gesehen. Dort hat man die Dies, nachdem sie aus dem Wafer rausgeschnitten wurden, temporär gebondet, indem man sie auf einen Träger mit Lötkügelchen aufbrachte und anschließend in den Backofen steckte.
Danach konnte man die CPUs auf dem Träger in einen Testautomaten einsetzen, der jeden einzelnen Pin ansteuern und elektrisch ausmessen konnte (quasi ein Osziloskop mit 1000 Eingängen). Über Schläuche wurde eine Flüssigkeit zugeführt, um die CPU zu kühlen oder zu erhitzen. Bei jeder zSeries-CPU wird anscheinend ein Burn-In-Test mit 140°C durchgeführt, dieser Burn-In-Test kann auch mit dem Testautomaten durchgeführt werden. Nach den Tests löste man die Dies im Backofen mit einer speziellen Halterung wieder von den Trägern.
Allerdings war das nur das Hardwarelabor des Entwicklungszentrum Deutschland, wo CPU-Tests quasi nur für den Eigenbedarf durchgeführt werden. Wie das Ganze im industriellen Rahmen abläuft weiß ich auch nicht.

Aber ich denke mal, dass in der Massenproduktion mit hohen Yieldraten einfach alle Dice direkt fest gebondet werden und erst mit dem endgültigen Träger getestet werden. Vermutlich nimmt man zum Testen auch spezielle Testautomaten und keine herkömlichen Mainboards.

[kahlchen]

Vermutlich nimmt man zum Testen auch spezielle Testautomaten und keine herkömlichen Mainboards.

Ja, genau. Sowas hatte ich mir auch gedacht. Schade, dass es dazu keinen Informationen gibt. Sieht sicher cool aus, so ein Massen-CPU-automatisch-übertaktungsmaschinchen ;)

[killhack]

Die erste Vorselektion erfolgt noch auf dem Wafer. Dabei wird eine Scheibe mit Nadeln, die genau da sitzen wo auf dem Die die Kontakte (später wird da der Draht an die Aussenwelt angebondet) sind, gegen den Wafer gedrückt. Über die Nadeln wird der elektrische Kontakt hergestellt. So kann ein Wafer in einem Arbeitsgang getetet werden. Klappt aber whs nur bei Chips die keine Kühlung im Betrieb benötigen bzw. ist es sowieso nur ein einfacher elektrischer Test.

Beim nächsten Test ist der Chip schon im Package, dann gibt es einen Low- und einen High-Speed Test, dabei wird dann richtig selektiert.

EDIT: Lese grade das es wohl nur um CPUs bzw GPUs geht. Da macht man es whs ganz anders. Also einfach überlesen was ich geschrieben habe :-)

[davidzo]

http://www.legitreviews.com/article/719/1/

Late last week I had a chance to visit Centaur, so instead of doing the usual launch article I spent a day with Centaur, which just happened to be the day they announced the Nano processor series.

Eine Reportage über Prozessorfertigung. Bei AMD und Intel mag es etwas wneiger chillig zugehen und mehr automation herrschen, abe rim prinzip passiert es so wie im Artikel beschrieben. insbesondere die burn-in öfen und kühlaufbauten werden bei gro0ßen herstellern von cpu/gpus auch verwendet. Das Nano speed-binning ist wohl noch nicht richtig professionalisiert zu dem Zeitpunkt, beim c7 läuft da schon fast alles automatisch.

[digidoctor]

ich kann mir gut vorstellen, dass die niedrig getakteten einer baureihe gar nicht mehr auf maxtakt geprüft werden. wozu auch, wenn eh alle bestehen.

[Cyphermaster]

Die Unterscheidung, welche niedrig getaktet werden, fällt NACH der Selektion. Vorher kann man nicht mal wissen, ob der Chip überhaupt, bzw. wieviel dabvon funktioniert - und nur wenn man weiß, wieviel Chips was vertragen, kann man nach Bedarf schnelle oder langsame Varianten rausbringen. Würde man nur Mindest-Takt testen, könnte man nicht sicher sein, wenn man die Chips doch mit höheren Takten vermarkten will.

[Gast]

Unser Prof. hat es in der Digitaltechnik Vorlesung so erklärt.

Auf den Dies sind zusätzliche Probeschaltkreise, die für den Reinen Betrieb keinen Zweck erfüllen. Diese werden vor dem Verdrahten mit einem Taktangesteuert...
Ich glaub es war ein Ringschieber oder sowas...

Dann wird die die Durchlaufgeschwindigkeit/Zeit des Ringschiebers gemessen und so wird dann der maximal Takt ermittelt.

[Simon]

Sieht sicher cool aus, so ein Massen-CPU-automatisch-übertaktungsmaschinchen ;)
Ansichtssache: Klick mich (http://images.google.de/images?gbv=2&hl=de&q=verigy+93000&btnG=Bilder-Suche) - Ach ja, unsere Maschinen (http://www.verigy.com) sind komplett wassergekühlt X-D

Auf den Dies sind zusätzliche Probeschaltkreise, die für den Reinen Betrieb keinen Zweck erfüllen. Diese werden vor dem Verdrahten mit einem Taktangesteuert...
Ich glaub es war ein Ringschieber oder sowas...
Klingt nach BIST (Built-in Self Test) oder einem Chaintest.

@kahlchen: NVIDIA ist kein Chiphersteller. Das sind TSMC, UMC, etc.


killhack, was du beschreibst, ist doch Wafersort, oder? Wird eigentlich überall gemacht, auch bei Nvidia, Intel, etc.

@Spasstiger: Packaging zum Testen ist normalerweise viel zu teuer. Üblicherweise wird direkt auf dem Wafer (siehe killhack) getestet, so viel wie es geht. Und dann wird auch nur das aus dem Wafer gesägt, was nicht defekt ist. Kann sein, dass das im Engineering etwas anders ist als in der Massenproduktion. Je "größer" der Chip, desto aufwendiger wird das Testen, da man dann noch den Chip noch kühlen muss, usw. Gerade IBMs Mainframe CPUs sind extrem aufwendig zu testen (man kann nich mal die gesamte CPU am Stück testen).


Einfach mal bei Verigy, Advantest oder Teradyne vorbeischauen. Da gibt es sehr viele Informationen.

Arbeitet hier noch jemand bei einem ATE-Vendor? =)

[RavenTS]

...Und dann wird auch nur das aus dem Wafer gesägt, was nicht defekt ist. ...

Wie genau funktioniert denn das? Da werden doch nicht nur einzelne, funktionierende DIEs herausgeschnitten (per Laser?) sondern doch wohl eher der ganze Wafer irgendwie automatisch zerlegt oder.?!

[Gast]

Die Dinger werden mWn mit kleinen Diamantsägen rausgeschnitten, nix Laser.

[Simon]

Wie genau funktioniert denn das? Da werden doch nicht nur einzelne, funktionierende DIEs herausgeschnitten (per Laser?) sondern doch wohl eher der ganze Wafer irgendwie automatisch zerlegt oder.?!
Durch den Test auf dem Wafer weißt du, welche Dies funktionieren. Die Position und Größen der Dies sind auch bekannt. Da wird dann mit Diamantsägen nur das rausgesägt, was wirklich funktioniert. Der Rest entsorgt.
Sieht man sehr schön hier (http://images.google.de/imgres?imgurl=http://images.micron.com/images/education/semi/wafersaw.jpg&imgrefurl=http://www.micron.com/k12/semiconductors/assembly&usg=__cHDMbl2cT6a7ZkrwR90sEI0Yl6k=&h=170&w=192&sz=15&hl=de&start=2&um=1&tbnid=ukfOGGzMWuNDcM:&tbnh=91&tbnw=103&prev=/images%3Fq%3Dsorted%2Bwafer%2Bsaw%26um%3D1%26hl%3Dde%26client%3Dfirefox-a%26rls%3Dorg.mozilla:de:official%26sa%3DN), sowohl Sägen als auch Wafer und bearbeitete Wafer.