Archiv verlassen und diese Seite im Standarddesign anzeigen : Sockel und Pins, wohin führt der Weg?
boxleitnerb
2009-12-16, 18:42:27
Ich frage mich gerade, wie es weitergeht. Es gibt ja immer mehr Pins...was passiert, wenn es für eine begrenzte Sockelfläche zuviele werden? Oder wird es eine Stagnation bei der Anzahl geben?
Hoffe auf eine interessante Diskussion! :)
BAGZZlash
2009-12-16, 18:54:52
Das Gros der Pins dient ja zur Stromversorgung. Deswegen wird die Anzahl wohl stagnieren, schließlich muss auch die Leistungsaufnahme stagnieren: Viel mehr Leistung in Form von Abwärme kann bald nicht mehr weggekühlt werden. Die größten Stromfresser unter den CPUs verbrauchen derzeit 140 W, fast alle Prozzis liegen aber deutlich darunter.
boxleitnerb
2009-12-16, 18:58:31
Es gab aber auch beim P4 CPUs mit TDP von ca. 130W, und da waren es nur 775 Pins.
Es gab aber auch beim P4 CPUs mit TDP von ca. 130W, und da waren es nur 775 Pins.
Heute sind es mehr Pins da der Speichercontroller in die CPU gewandert ist. Die Datenleitungen zum Speicher muß es also auch als Pin geben.
Das dürfte hauptsächlich an den Speichercontrollern liegen (3*64bit im 1366 und 4*64 beim G34(zumindest bei Magnycour))
stickedy
2009-12-16, 21:09:10
Dazu noch PCI-Express und Grafiksignale, da kommt einges zusammen. Ich denke mal, dass im Zweifel einfach die Sockel größer werden, also von der Fläche her.
Botcruscher
2009-12-16, 21:44:09
Wobei die Größe auch Grenzen hat. So wird es schwierig einen korrekten Anpressdruck zu garantieren. Gleichzeitig stelle ich es mir schwierig vor wenn bei so vielen Massepins starke Lastwechsel auftreten. Die entstehenden Einschaltströme sind bei gut 100A Normalbetrieb nicht zu unterschätzen.
tombman
2009-12-16, 21:56:16
Viel mehr pins als jetzt wird man kaum brauchen. Cpus werden weiterhin mehr Kerne bekommen, zb rennt der 6-Kern Gulftown ohne Probleme auf Sockel 1366. Eventuell werdens ne Spur mehr, wenn die pci-e lanes mehr werden.
Hmm, wie wärs eigentlich, wenn man kleine Halbkugeln als Kontakte nutzen würde?
Botcruscher
2009-12-16, 21:59:45
Die Pins sind schon kugelförmig. Problematisch ist der Anpressdruck.
Viel mehr pins als jetzt wird man kaum brauchen. Cpus werden weiterhin mehr Kerne bekommen, zb rennt der 6-Kern Gulftown ohne Probleme auf Sockel 1366. Eventuell werdens ne Spur mehr, wenn die pci-e lanes mehr werden.
Hmm, wie wärs eigentlich, wenn man kleine Halbkugeln als Kontakte nutzen würde?
Wenn man immer mehr Kerne unterbringen will braucht man eben auch mehr MC um die Kerne mit Daten versorgen zu können (oder sehr viel größere caches).
reunion
2009-12-16, 22:04:07
AMDs zukünftiger Serversockel in 2010 wird schon satten 1.944 Pins haben.
boxleitnerb
2009-12-16, 22:21:25
Genau diese Nachricht hab ich nämlich gelesen, was mich veranlasst hat, den Thread aufzumachen. Man kann die Pins ja nicht beliebig nahe nebeneinander setzen.
Weil es eigentlich zwei Sockel in einem sind und auch fast doppelt so groß ist. Tolle Wurst.
Ich sag ja nach wie vor dass das Ding eigentlich keiner braucht. Kann man gleich zwei Sockel nebeneinander verbauen.
Wie oben schon gesagt ist es weniger die Größe des eigentliche Chips, sondern die Menge an MC, Pci-Express-Lanes und Integrierte Grafikchips die die zusätzlichen Pins benötigen. (im Fall des Magny Cours ist es natürlich auch der Platz^^)
reunion
2009-12-16, 23:09:59
Weil es eigentlich zwei Sockel in einem sind und auch fast doppelt so groß ist. Tolle Wurst.
Ich sag ja nach wie vor dass das Ding eigentlich keiner braucht. Kann man gleich zwei Sockel nebeneinander verbauen.
Das ist doch völlig gleichgültig und vorallem der völlig falsche Ansatz. Wenn „Magny Cours“ ein Die wäre würde man auch nicht weniger Pins benötigen. Und zwei Sockel wären natürlich erheblich größer.
stickedy
2009-12-16, 23:21:54
Und vermutlich soll der neue Sockel ja auch wieder ein paar Jahre halten. Ist imho der bessere Weg jetzt einen großen Sockel einzuführen, der dann wie der Sockel 940 wieder eine stabile Basis für viele Jahre bildet und Reserven für zukünftige Skalierungen besitzt.
StefanV
2009-12-16, 23:27:29
Du meinst wohl eher den Sockel F, oder??
Ganz ab davon unterstützen G34 und C32 auch ungepufferten Speicher, im Gegensatz zum 1207 Pin Sockel.
Wenn „Magny Cours“ ein Die wäre würde man auch nicht weniger Pins benötigen
Doch. Magny-Cours braucht zwei komplett unterschiedliche Spannungskreise usw. Und vier Speicherkanäle würde man dann wohl auch nicht nach außen führen.
Und vermutlich soll der neue Sockel ja auch wieder ein paar Jahre halten.
Kann sein. Oder auch nicht. Das ist Spekulation. Ich behaupte sie wollen einfach einen "nativen" 12 Kerner vorgaukeln.
Und selbst wenn: Was genau ist nochmal der Vorteil nicht einfach zwei Sockel nebeneinander zu setzten außer evtl. ein wenig bessere Integrationsdichte? Bei Servern gibt es auch Custom-Kühler.
stickedy
2009-12-16, 23:43:46
Du meinst wohl eher den Sockel F, oder??
Ich mein beide ;) Aber ja, der Sockel F ist langlebiger, passt also eigentlich besser als Beispiel.
x-force
2009-12-17, 00:38:12
wären nicht rein zur stromversorgung zwei dicke kupfersäulen in der mitte angebracht ? oder hat man da zig verschiedene potentiale anliegen ?
Aquaschaf
2009-12-17, 00:54:15
Früher oder später wird die Pin-Anzahl tatsächlich einen Flaschenhals darstellen, weil sie - wie bereits gesagt - die erreichbare Speicherbandbreite limitiert. Googlen nach "bandwidth wall" bringt da schon einige Treffer.
Meinst du die gibt es auch noch wenn 10nm Silizium das Ende darstellt und wir dann evtl. Fiber-Interconnects haben?
wäre nicht auch eine art der signalnutzung wie bei ddr möglich ? gab doch auch von intel schonmal sowas mit rambus damals quad pumped oder so nannte sich das doch...
DDR bedeutet nur, dass die Daten mit doppeltem Takt relativ zum Steuertakt gesendet werden.
Damit umgeht man nur Timing-Probleme aber keine grundsätzlichen physikalischen Gegebenheiten.
reunion
2009-12-17, 07:04:58
Doch. Magny-Cours braucht zwei komplett unterschiedliche Spannungskreise usw.
Warum? Und was usw? Intels "Dual Dual-Cores" benötigen auch keine zwei komplett unterschiedliche Spannungskreise.
Und vier Speicherkanäle würde man dann wohl auch nicht nach außen führen.
Warum sollte ein nativer 12-Kernen mit weniger Bandbreite auskommen? Man könnte auch bei Magny-Cours nur zwei Kanäle nach außen führen, macht aber wohl nicht viel Sinn.
Kann sein. Oder auch nicht. Das ist Spekulation. Ich behaupte sie wollen einfach einen "nativen" 12 Kerner vorgaukeln.
Das ist keine Spekulation, alle zukünftigen Modelle auf der Serverroadmap laufen auf Sockel G32/G34, natürlich auch die Bulldozer-Modelle. Und vorgegaukelt wird da gar nichts, es wurde von Anfang an ganz klar gesagt das es zwei Dice sind. Im übrigen hat es dich jahrelang ja auch nicht gestört das Intel einen Quad-Core "vorgegaukelt" hat.
Und selbst wenn: Was genau ist nochmal der Vorteil nicht einfach zwei Sockel nebeneinander zu setzten außer evtl. ein wenig bessere Integrationsdichte? Bei Servern gibt es auch Custom-Kühler.
zB Hypertransport-Verbindung auf dem Package, dadurch wohl wesentlich niedrigere Latenzen. Vier frei verfügbare HT-Verbindungen pro Sockel, und damit bis zu acht Sockel mit einem Hop verbunden. Die Frage hättest du bei den Intels-Quads stellen müssen, denn dort war es wegen des FSBs wirklich nur die bessere Integrationsdichte.
Warum? Und was usw? Intels "Dual Dual-Cores" benötigen auch keine zwei komplett unterschiedliche Spannungskreise.
Du willst nicht wenn ein Core anfängt zu heizen alle 12 mit voller Spannung betreiben.
Warum sollte ein nativer 12-Kernen mit weniger Bandbreite auskommen? Man könnte auch bei Magny-Cours nur zwei Kanäle nach außen führen, macht aber wohl nicht viel Sinn.
Weil man mit einem gemeinsamen Speichercontroller und einer gemeinsamen Cachehierarchie die Speicherbandbreite viel besser nutzen könnte.
Das ist keine Spekulation, alle zukünftigen Modelle auf der Serverroadmap laufen auf Sockel G32/G34, natürlich auch die Bulldozer-Modelle. Und vorgegaukelt wird da gar nichts, es wurde von Anfang an ganz klar gesagt das es zwei Dice sind. Im übrigen hat es dich jahrelang ja auch nicht gestört das Intel einen Quad-Core "vorgegaukelt" hat.
Da wird auch nur ein FSB nach außen geführt. Es geht um den SOCKEL. Und das Ding besteht schlicht aus zwei zusammengepappten Sockeln.
zB Hypertransport-Verbindung auf dem Package, dadurch wohl wesentlich niedrigere Latenzen
Hypertransport dürfte festgelegte Latenzen haben und gemeinsame Taktsynchronisation. Kein Gewinn an der Stelle.
Vier frei verfügbare HT-Verbindungen pro Sockel, und damit bis zu acht Sockel mit einem Hop verbunden
Das hat man mit zwei Sockeln nebeinander auch wenn man sie gleich verschält. Da gibt es keinen Unterschied.
Die Frage hättest du bei den Intels-Quads stellen müssen, denn dort war es wegen des FSBs wirklich nur die bessere Integrationsdichte.
Nö. Weil der Sockel exakt der gleiche war. Es wurde dafür nicht extra eine sinnlose neue Platform erfunden. Wenn AMD das Ding auf dem normalen Sockel F gebracht hätte, hätte ich überhaupt nichts gesagt.
Aber so sehe einfach keinen einzigen guten Grund solch ein Monstrum zu erschaffen. Es ist wesentlich unflexibler als einfach zwei getrennte CPUs zu verbauen.
Oder haben die On-Package-HT-Links auch einen wesentlich höheren Takt? Das könnte sein.
reunion
2009-12-17, 08:24:02
Du willst nicht wenn ein Core anfängt zu heizen alle 12 mit voller Spannung betreiben.
Das will ich aber auch nicht bei einem nativen Die.
Weil man mit einem gemeinsamen Speichercontroller und einer gemeinsamen Cachehierarchie die Speicherbandbreite viel besser nutzen könnte.
Ja ok, Punkt für dich.
Hypertransport dürfte festgelegte Latenzen haben und gemeinsame Taktsynchronisation. Kein Gewinn an der Stelle.
Das weiß ich nicht.
Nö. Weil der Sockel exakt der gleiche war. Es wurde dafür nicht extra eine sinnlose neue Platform erfunden. Wenn AMD das Ding auf dem normalen Sockel F gebracht hätte, hätte ich überhaupt nichts gesagt.
Aber so sehe einfach keinen einzigen guten Grund solch ein Monstrum zu erschaffen. Es ist wesentlich unflexibler als einfach zwei getrennte CPUs zu verbauen.
Man hat alleine schon für mehr als drei HT-Verbindungen und für DDR3 einen neuen Sockel benötigt. Was daran jetzt sinnlos sein soll bleibt wohl dein Geheimnis, den Sockel F gibt es seit Ewigkeiten, die neue Plattform war überfällig. Jetzt kombiniert man das eben mit dieser Notwendigkeit.
Oder haben die On-Package-HT-Links auch einen wesentlich höheren Takt? Das könnte sein.
Auch das weiß ich nicht, wird man sehen. HT3 wird auf jeden Fall verwendet, aber das auch bei Sockel-zu-Sockel-Verbindungen.
Das will ich aber auch nicht bei einem nativen Die.
Deshalb führt man ja auch eine Stromspartechnik ein, die ganze Kerne abschalten kann, dann ist das nicht mehr wichtig *hust*
Man hat alleine schon für mehr als drei HT-Verbindungen und für DDR3 einen neuen Sockel benötigt.
Dafür gibt es G32.
Was daran jetzt sinnlos sein soll bleibt wohl dein Geheimnis, den Sockel F gibt es seit Ewigkeiten, die neue Plattform war überfällig. Jetzt kombiniert man das eben mit dieser Notwendigkeit.
Das braucht kein Geheimnis zu sein: 2xG32. Nuff said.
Außer die On-Die-Verbindung bringt wirklich mehr Vorteile als ich mir ausmale. Skalierungstests werden es zeigen.
reunion
2009-12-17, 09:05:45
Deshalb führt man ja auch eine Stromspartechnik ein, die ganze Kerne abschalten kann, dann ist das nicht mehr wichtig *hust*
Und warum brauche ich deshalb jetzt zwei Spannungskreise? Ja tut mir leid, aber ich verstehe nicht inwiefern das an den zwei Dice hängt.
Außer die On-Die-Verbindung bringt wirklich mehr Vorteile als ich mir ausmale. Skalierungstests werden es zeigen.
Offensichtlich werden am Package gleich vier HT-Links verwendet, ergo doppelte Bandbreite, wenn ich das hier richtig deute:
Damit hat das MCM-Design also schon zusätzliche Vorteile außer der Integrationsdichte, die ja auch nicht unwichtig ist. Aus Langeweile macht man das sicher nicht.
http://img695.imageshack.us/img695/1501/74790magnycoursamd.jpg (http://img695.imageshack.us/i/74790magnycoursamd.jpg/)
http://img41.imageshack.us/img41/396/74789magnycoursamd.jpg (http://img41.imageshack.us/i/74789magnycoursamd.jpg/)
Aquaschaf
2009-12-17, 09:14:35
Meinst du die gibt es auch noch wenn 10nm Silizium das Ende darstellt und wir dann evtl. Fiber-Interconnects haben?
Naja, die Zahl der Kerne kann man soweit ich das sehe noch für eine Weile mehr nach oben skalieren als die Bandbreite nach außen. Es ist ja schon bei Quadcores so dass man um sie auszulasten mehr Rechenoperationen pro Speicherzugriff braucht (z.B. hier ist das dargestellt https://hpcrd.lbl.gov/~swwilliams/research/talks/parlab08_roofline.pdf). Ob sich das ändert wenn die Strukturbreitenverkleinerung ausgeschöpft ist und ganz andere Technologien zum Einsatz kommen kann man natürlich nicht sagen.
StefanV
2009-12-17, 12:04:41
Doch. Magny-Cours braucht zwei komplett unterschiedliche Spannungskreise usw. Und vier Speicherkanäle würde man dann wohl auch nicht nach außen führen.
Das 4 Kanal SPeicherinterface wird aber auf alle Fälle nach außen geführt.
Das dürft auch der Grund sein, warum AMD damals keine Dual Die K8 Prozessoren brachte sondern einen nativen 4 Kerner...
Dafür gibt es G32.
Nein, C32.
SavageX
2009-12-17, 12:41:10
Die offensichtlichen Vorteile von Magny-Cours vs. zwei-Sockel-Istanbul:
- kompakter
- man spart immerhin ~500 Pins verglichen mit 2x Sockel-F
- Einfacheres thermal-design (ein großer Klotz im Luftstrom statt zwei kleinerer)
- Bandbreite zwischen den Dice erhöht sich ansehnlich (mindestens 50% mehr durch den kleinen Zusatz-Link, höherer Takt gilt zusätzlich auch noch als sehr wahrscheinlich - http://www.semiaccurate.com/2009/08/24/amd-outs-socket-g34/ )
Und warum brauche ich deshalb jetzt zwei Spannungskreise? Ja tut mir leid, aber ich verstehe nicht inwiefern das an den zwei Dice hängt.
Okay, warten wir den Punkt mal ab. Ich kann leider keine Belege für meine Aussage finden, weil es noch keine offiziellen Spezifikationen gibt.
Offensichtlich werden am Package gleich vier HT-Links verwendet, ergo doppelte Bandbreite, wenn ich das hier richtig deute:
Nochmal: Das kannst du zwischen zwei Sockeln genauso verdrahten.
- kompakter
Ja. Aber nicht viel.
- man spart immerhin ~500 Pins verglichen mit 2x Sockel-F
Und wieviele Pins hat C32?
- Einfacheres thermal-design (ein großer Klotz im Luftstrom statt zwei kleinerer)
Das ist bei Servern egal, da könnte man die Sockel genauso nebeneinander platzieren und einen Kühler drüber machen. Ist sowieso alles Custom.
- Bandbreite zwischen den Dice erhöht sich ansehnlich (mindestens 50% mehr durch den kleinen Zusatz-Link, höherer Takt gilt zusätzlich auch noch als sehr wahrscheinlich - http://www.semiaccurate.com/2009/08/24/amd-outs-socket-g34/ )
Wie gesagt kann man auch ohne gemeinsames Package zwei HT-Links zwischen zwei CPUs setzten.
Shink
2009-12-17, 16:12:17
Hmm... also ich würde ja doch eher vermuten dass man die CPUs irgendwann fix verlötet. Gut, Pins gibt es dann immer noch aber immerhin keine Sockel mehr.
Der Kreativität im Motherboard-Design sind mit der SoC-Generation ohnehin bald ziemliche Grenzen gesetzt.
Schreibt man ja heute schon bei ULV-CPUs vor (waren das Leckströme die man dadurch in Zaum hält?).
http://www.fudzilla.com/content/view/13980/1/
reunion
2009-12-17, 16:16:21
Nochmal: Das kannst du zwischen zwei Sockeln genauso verdrahten.
Wäre nur teurer und aufwändiger, man würde nicht die Taktraten erreichen und eine Server wo man 16 Sockel unterbringt musst du mir auch erst mal zeigen. Einziger Nachteil ist das der Sockel etwas breiter wird. Wayne? Intel schnallt zwei Dice auf ein Package wo der einzige Vorteil die Platzersparnis ist. Und selbst das scheint sich zu lohnen.
Intel schnallt zwei Dice auf ein Package wo der einzige Vorteil die Platzersparnis ist. Und selbst das scheint sich zu lohnen.
Der Vergleich hinkt immer noch. Man braucht keine andere Infrastruktur.
Bei G34 brauchst du auch 4 RAM-Kanäle und evtl. auch zwei Spannungswandler was die Platzersparnis ggü. zwei Sockeln viel geringer macht.
Wäre nur teurer und aufwändiger, man würde nicht die Taktraten erreichen und eine Server wo man 16 Sockel unterbringt musst du mir auch erst mal zeigen.
Und einen Server mit 8 der Monster auch.
reunion
2009-12-17, 16:21:54
Und wieviele Pins hat C32?
1207, genau so viele wie der Sockel F.
reunion
2009-12-17, 16:25:40
Der Vergleich hinkt immer noch. Man braucht keine andere Infrastruktur.
Wayne? Zitat: "Das ist bei Servern egal, [..] Ist sowieso alles Custom."
Intel hat auch mehrere Sockel beim aktuellen Nehalem.
Bei G34 brauchst du auch 4 RAM-Kanäle und evtl. auch zwei Spannungswandler was die Platzersparnis ggü. zwei Sockeln viel geringer macht.
Jeder Server hat Minimum 8 Speicherbänke pro Sockel. Das mit den Spannungswandler ist nur eine Speku deinerseits.
Und einen Server mit 8 der Monster auch.
Weil er vielleicht 2cm breiter ist?
Weil er vielleicht 2cm breiter ist?
Boa, raff es doch. Da brauchst du mindestens 8 Speichersockel daneben:
http://www.tech3d.net/wp-content/uploads/2009/06/early_amd_g34_motherboards_1_full.jpg
Und nein, die Spannungswandler sind da nicht drauf. Das ist nochmal ein extra Daughterboard.
Das war bei einem Dual-Die-Intel NICHT der Fall.
reunion
2009-12-17, 16:29:11
Boa, raff es doch. Da brauchst du mindestens 8 Speichersockel daneben:
http://www.tech3d.net/wp-content/uploads/2009/06/early_amd_g34_motherboards_1_full.jpg
Das hast du auch bei praktisch jedem aktuellen Sockel F High-End-Board . Und nein, man braucht nur 4.
Das war bei einem Dual-Die-Intel NICHT der Fall.
Dafür habe ich als Kunde auch null Vorteile wenn ich nicht gerade Platzprobleme habe.
Dann eben 2x2 ggü. 4. Das ändert gar nichts.
Man braucht für einen G34 exakt die gleiche Anzahl an nach außen geführten Kanälen wie bei 2xC32.
reunion
2009-12-17, 16:33:00
Dann eben 2x2 ggü. 4. Das ändert gar nichts.
Man braucht für einen G34 exakt die gleiche Anzahl an nach außen geführten Kanälen wie bei 2xC32.
Deswegen ist es noch immer kein Nachteil ggü. zwei Sockel. Und offensichtlich kann man ja einiges an Pins sparen und kann Performacevorteile daraus schöpfen und Platz sparen. Was ist so schlimm daran das man hier einen extra Sockel verwendet? Das ist bei Intel im High-End nicht anders.
Wenn die Performance besser ist will ich nichts gesagt haben. Ansonsten ist es für mich reichlich sinnlos und verbraucht im Falle von nur einer Spannungsregelung sogar mehr Strom :tongue:
reunion
2009-12-17, 16:38:35
Ansonsten ist es für mich reichlich sinnlos und verbraucht im Falle von nur einer Spannungsregelung sogar mehr Strom :tongue:
Offensichtlich reicht es um die Dinger auf 125W TDP zu halten. :)
Aber wie das dann genau gelöst wird wird man sehen. Ich sehe das jedenfalls als wesentlich sinnvoller an als ein MCM der dann ohnehin nur über eine FSB kommunizieren kann. Und ob ich jetzt einen anderen Sockel dafür brauche ist bei Servern auch relativ egal.
StefanV
2009-12-17, 17:43:28
Boa, raff es doch. Da brauchst du mindestens 8 Speichersockel daneben:
http://www.tech3d.net/wp-content/uploads/2009/06/early_amd_g34_motherboards_1_full.jpg
Und nein, die Spannungswandler sind da nicht drauf. Das ist nochmal ein extra Daughterboard.
Das war bei einem Dual-Die-Intel NICHT der Fall.
Ich würd sagen, dass die zwischen den CPUs sind.
Ganz ab davon, find ich das andere G34 Sample Board (http://en.inpai.com.cn/doc/enshowcont.asp?id=6210) besser, als Beispiel.
Sehen tust auch 5 Phasen.
Wie die unterteilt sind, ist ein großes Fragezeichen, möglich, dass es 2+2+1 ist, das möcht ich nicht ausschließen.
Beim C32 erwarte ich auch eher weniger Pins als beim Sockel F, dass man zu einem PGA Sockel zurück geht, halte ich für unwahrscheinlich.
Der C32 soll auch nur 2 CPUs untereinander verbinden, entsprechend braucht man hier auch nicht so viele pins.
Wirkliche Infos gibts darüber aber nicht bzw mir ist nichts darüber bekannnt.
SavageX
2009-12-17, 19:01:06
Boa, raff es doch. Da brauchst du mindestens 8 Speichersockel daneben:
http://www.tech3d.net/wp-content/uploads/2009/06/early_amd_g34_motherboards_1_full.jpg
Das ist vermutlich eine blöde Frage... aber warum soll man 8 Speichersockel pro CPU-Fassung benötigen? Es sind doch vier Speicherkanäle, die kriegt man doch auch mir nur 4 DIMMs bestückt - und es würde mich wundern, wenn der ganze Kram nicht auch mit weniger DIMMs läuft (dann langsamer als möglich).
Für mich sieht das eher als Bestückungsoption aus (8 Speichersockel pro CPU-Sockel bestücken zu können ist ein *Feature* für dicke Eisen).
StefanV
2009-12-17, 19:06:05
Naja, 2 pro MCM müssen (leider) sein, Bauartbedingte Einschränkung der K10 Prozessoren.
Die K8 gingen auch ohne (eigenen) Speicher.
=Floi=
2009-12-18, 05:25:02
warum ist das schlecht? der größte vorteil des 1366er sind diese 3 getrennten controller, welche unabhängig daten empfangen und senden können. das bringt bei den ganzen kleinen datenblöcken wesentlich mehr und schafft es eher viele threads auszulasten.
für multithreading das einzig wahre.
Bokill
2009-12-18, 09:02:20
... Hypertransport dürfte festgelegte Latenzen haben und gemeinsame Taktsynchronisation. Kein Gewinn an der Stelle.
...
Oder haben die On-Package-HT-Links auch einen wesentlich höheren Takt? Das könnte sein. Eine On Die Verbindung oder eine MCM-Verbindung dürfte in der Regel Timing-Vorteile bieten gegenüber Lösungen von zwei getrennten Sockeln, die erst auf dem Mainboard miteinander verbunden sind.
Für die Verbindung von zwei Mainboards hatte AMD im HyperTransport-Konsortium sogar einen Interconnect vorgestellt. Dort ist der HyperTransport mit HTX-Steckverbindungen mit deutlich geringeren Taktfrequenzen zu sehen und hat darüber hinaus weitere latenzverschlechternde Protokollerweiterungen, die dafür für erhöhte Datensicherheit bieten.
Je mehr Millimeter zurückgelegt werden müssen, desto ungünstiger:
- Von daher hat eine Zusammenführung von zwei Dice auf einem gemeinsamen Chipträger schon Vorteile.
Das kann nur noch übertroffen werden durch die Integration auf einem Die.
- Dort verlässt das Signal nicht mal das Stück Silizium, was der Signalintegrität Vorteile verschafft.
Von daher muss es nicht mal ein höherer Takt sein (was aber das nicht ausschliesst), um Vorteile bei einer MCM-Integration zu sehen.
MFG Bobo(2009)
RavenTS
2009-12-19, 17:20:18
Kann man eigentlich in etwa abschätzen was solch ein Sockel am Gesamtpreis des MoBos ausmacht?
Die offensichtlichen Vorteile von Magny-Cours vs. zwei-Sockel-Istanbul:
- kompakter
- man spart immerhin ~500 Pins verglichen mit 2x Sockel-F
- Einfacheres thermal-design (ein großer Klotz im Luftstrom statt zwei kleinerer)
- Bandbreite zwischen den Dice erhöht sich ansehnlich (mindestens 50% mehr durch den kleinen Zusatz-Link, höherer Takt gilt zusätzlich auch noch als sehr wahrscheinlich - http://www.semiaccurate.com/2009/08/24/amd-outs-socket-g34/ )
nicht zu vergessen das viele serverprodukte per sockel lizenziert werden
-> mehr cores auf einem sockel spart bares geld und erhöht auch die akzeptanz bei der kundschaft
nicht zu vergessen das viele serverprodukte per sockel lizenziert werden
-> mehr cores auf einem sockel spart bares geld und erhöht auch die akzeptanz bei der kundschaft
Hallo, eigentlich nicht.
Wenn Software wie Windows oder DBs (z.B. Oracle) per CPU Lizensiert wird, zählen CPU-Kerne bzw. eine Lizenz für 2 Kerne. Die nächste frage wäre, wie meldet sich die CPU und wie interpretiert das OS dieses?
Hmm... also ich würde ja doch eher vermuten dass man die CPUs irgendwann fix verlötet. Gut, Pins gibt es dann immer noch aber immerhin keine Sockel mehr.
Der Kreativität im Motherboard-Design sind mit der SoC-Generation ohnehin bald ziemliche Grenzen gesetzt.
Schreibt man ja heute schon bei ULV-CPUs vor (waren das Leckströme die man dadurch in Zaum hält?).
http://www.fudzilla.com/content/view/13980/1/
intel will nur die konkurrenz verdrängen, grade bei ulv ist das garnicht nötig
StefanV
2009-12-21, 20:56:12
Und einen Server mit 8 der Monster auch.
Das ist nicht (mehr) möglich, AMD hat die Möglichkeit für 8 Sockel entsorgt.
Das maximale sind 4 G34 Sockel.
intel will nur die konkurrenz verdrängen, grade bei ulv ist das garnicht nötig
VIA? ;)
Und AMD plant mit dem Bobcat auch eine low Power Version.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.