Welche Höhe haben Leiterbahnen auf einem 25-nm-Computerchip?

[Gast]

Weiß das jemand?

Und wie sieht es bei 32 nm und größe aus?


Die Breite ist ja bekannt und die Länge ergibt sich durch den Bedarf, aber die Höhe?
Wieviele Atomlagen sind das übereinander?

[chgamauf]

Mit Sicherheit ein paar 10nm wegen der Stromstärken.
Hier sind zwei TEM Bilder von den Durchkontaktierungen von einem Virtex 5 und einem Athlon 64.
http://maltiel-consulting.com/Intel_leads_65-nanometer_technology_race_other-Texas_Instruments_Xilinx_AMD_catching_up.htm
Je kleiner der Fertigungsprozess wird desto dünner muss auch die Schichtdicke werden damit das Ganze noch stabil ist.

Hoffe ich konnte helfen.

mfg
chgamauf

[seltenerGast]

Hm, ich habe fast 600 Seiten DesignGuide durchsucht (45nm), und keinen wirklichen Hinweis darauf gefunden. Meiner Meinung nach liegt das an dem festen Wert der Höhe (die Höhe ist aber unterschiedlich für die verschiedenen Leiterbahnlagen). Alles was interessiert ist die zu erwartende Kapazität und der zu erwartende Widerstand. Da Leitungen nach dem Ätzen alles andere als gerade sind (Knochen!), werden Faktoren ermittelt (wahrscheinlich der statistische Mittelwert von Messungen auf einem Testchip).

Faktor[Ohm]*Länge[µm] (bei bestimmter breite) oder
Faktor[fF]*Länge[µm] (bei bestimmter breite / Abstand)

Als Designer schaut man ja auch von oben drauf, da spielt die dritte Dimension keine Rolle ;) Ich vermute allerdings, dass die Leiterbahnen genau so hoch sind wie die Vias. (Sieht man ja auch schön in dem Bild des verlinkten Artikels vo chgamauf).

[Pinoccio]

En.WP: 45 nanometer technology node (http://en.wikipedia.org/wiki/45_nanometer) hat Zahlen und weiterführende Links (z.B. dahin (pdf) (http://download.intel.com/technology/IEDM2007/HiKMG_paper.pdf) oder zu diesen vielen Zahlen (pdf) (http://download.intel.com/pressroom/pdf/kkuhn/Kuhn_ICCV_keynote_slides.pdf)). Der 32 nm- und der 25 nm-Artikel sind noch nicht so umfangreich.

mfg

[Pinoccio]

Nachtrag: Intels 130 nm-Prozess hatte eine 1,5 nm dicke Gate-Oxid-Schicht. (alte heise-Meldung (http://www.heise.de/newsticker/meldung/Intel-Fab-fertigt-Chip-Muster-auf-300-mm-Wafern-41945.html))

mfg

[BlackBirdSR]

Ich vermute allerdings, dass die Leiterbahnen genau so hoch sind wie die Vias. (Sieht man ja auch schön in dem Bild des verlinkten Artikels vo chgamauf).

Geht ja auch nicht großmächtig anders, wenn man die darüberliegenden Oxidschichten mittels CMP abträgt und dann mittels Endpunktkontrolle in der Metallebene stoppt ;)