Diskussion zu: Die Spezifikationen zur GeForce GTX 460

[Leonidas]

Link zum Artikel:
http://www.3dcenter.org/artikel/die-spezifikationen-zur-geforce-gtx-460

[AnarchX]

Aus dem Text von Heise geht nicht hervor, dass GF104 vier Raster-Engines ~ GPCs hat. Und auch zur genauen Gestaltung der SMs: 4 TMUs + 24 SPs oder 8 TMUs +48SPs, gibt es noch keine Hinweise.

[Leonidas]

Die 4 Raster Engines sind reine Logik: 64/3 geht schlecht.

[dreas]

in der mitte:

was für ca. 10 bis 15 Leistungsunterschied zwischen beiden Kartenvarianten sorgen dürfte

[ShinyMcShine]

Hallo Leonidas,

Danke für die Zusammenfassung. Schöner Artikel.
Du hast aber im 2. Abschnitt ein paar Dreher drin:

"Die 4 Raster Engines sind auch vorteilhaft für die kleineren Chips GF106 und GF108, welche dann einfach glatte Halbierungen des GF104-Modells sein könnten – der GF106-Chip mit 2 Raster Engines, 192 Shader-Einheiten und 32 TMUs und derGF108-Chip mit einer Raster Engine, 96 Shader-Einheiten und 16 TMUs."

VG
Shiny

[AnarchX]

Die 4 Raster Engines sind reine Logik: 64/3 geht schlecht.
3 GPCs mit 3 + 3 + 2 SMs wären auch denkbar. Wenn Nvidia Transitoren sparen will, sind es imo eher 2 GPCs.

[Leonidas]

Schreibfehler gefixt.

Dem Thema GPC nehme ich mich in den nächsten News nochmal an, ich will da die Alternativvarianten zu meiner Annahme noch erläutern.

GPCs mit ungleichen SM-Gruppen halte ich aber für extrem unwahrscheinlich, das würde bedeuten, man müsste die Dinger jeweils neu designen. Oder aber es bestätigt sich doch, daß die GPCs nur virtuell sind ...

[Fallacy]

Hallo Ronald,

die Rechnung mit der gleichen Anzahl an SMs pro GPC geht auch für die GTX 480 und GTX 470 nicht auf. Schließlich ist auch die GTX 480 kein Fermi im Vollausbau und hat nur 15 SMs (die GTX 470 14 SMs). Beides lässt sich nicht gleichmäßig auf 4 GPCs aufteilen.

NVIDIA hält sich zu dem Thema bedeckt, was die GPCs und Organisation der SMs angeht. Zumindest wollte man uns gegenüber keine genaueren Informationen diesbezüglich preisgeben.

[Leonidas]

Doch, die volle Anzahl an SMs läßt sich immer auf die 4 GPCs verteilen - und nur darauf kommt es an. Die Abspeckungen zählen da nicht. 384 SM lassen sich aber nicht auf 3 GPC aufteilen, wenn die GPCs Shader-Cluster mit jeweils 24 oder 48 SM haben. Dann würde der Vollausbau-Chip eine unterschiedliche Anzahl an Shader-Clustern an den einzelnen GPCs hängen haben - unwahrscheinlich (wenngleich nicht unmöglich).

Man beachte zudem das Update zum Artikel.

[Fallacy]

Warum sollte man es in Software deaktivieren können, aber nicht in der Hardware direkt? Wenn es per BIOS möglich ist einzelne Shader-Cluster in einem GPC zu deaktivieren, dann sollte das bei einem neu aufgelegten Chip auch direkt in Hardware machbar sein.

Edit: Es kann natürlich gut sein, dass die GPCs - wie du schon angedeutet hast - so in diesem Sinne wie sie NVIDIA auf den Diagrammen zeigt gar nicht existieren. Mir ist aber nichts bekannt, dass sich NVIDIA dazu schon einmal geäußert hätte.

[Leonidas]

Ich redete nicht über deaktivierte Varianten oder teilbeschnitte Grafikkarten, sondern um die eigentlichen Chips im Vollausbau. Und die sind dato immer und ausschließlich voll symetrisch geordnet.

[Gipsel]

Ich redete nicht über deaktivierte Varianten oder teilbeschnitte Grafikkarten, sondern um die eigentlichen Chips im Vollausbau. Und die sind dato immer und ausschließlich voll symetrisch geordnet.
Mit dem interessanten Fakt, daß man keine einzige symmetrisch ausgelegte Karte kaufen kann :rolleyes:. Unsymmetrische GPCs müssen also recht gut funktionieren, was im Prinzip darauf hinausläuft, daß sie wahrscheinlich nur virtuell existieren (ich werbe dafür jetzt schon ziemlich lange ;)), da im Prinzip jeder SM von jeder Rasterengine seine Warps bekommen kann, da ist wohl einfach nochmal eine kleine Queue/Crossbar zwischen. Dann könnten praktisch eine beliebige Anzahl Setup/Rasters mit einer beliebigen Anzahl von SMs kombiniert werden und nv hätte maximale Flexibilität.

[Leonidas]

Sry, wir reden aneinander vorbei. GTX465, GTX470 und GTX480 sind Grafikkarten und kein Maßstab, wenn man über den Grafikchip selber redet. Der benutzte GF100-Chip ist vollkommen symetrisch aufgebaut, wie in dem Sinne jeder Grafikchip bisher.

Das Chipteile deaktiviert werden können, ändert daran nichts, das ist nur für die jeweiligen Grafikkarten relevant. Aber wenn wir über Chips als solches reden, dann geht es immer um den Chip im physikalischen Sinne, also im Vollausbau. Das nVidia so etwas wie "GTX470" etc. als eigenen Chip bezeichnet, mag sein, bringt aber in der technischen Betrachtungsweise niemanden weiter und ist daher unrelevant.

[Gipsel]

Sry, wir reden aneinander vorbei. GTX465, GTX470 und GTX480 sind Grafikkarten und kein Maßstab, wenn man über den Grafikchip selber redet. Der benutzte GF100-Chip ist vollkommen symetrisch aufgebaut, wie in dem Sinne jeder Grafikchip bisher.

Das Chipteile deaktiviert werden können, ändert daran nichts, das ist nur für die jeweiligen Grafikkarten relevant. Aber wenn wir über Chips als solches reden, dann geht es immer um den Chip im physikalischen Sinne, also im Vollausbau. Das nVidia so etwas wie "GTX470" etc. als eigenen Chip bezeichnet, mag sein, bringt aber in der technischen Betrachtungsweise niemanden weiter und ist daher unrelevant.
Andersrum ist es auch vollkommen irrelevant, wie der Chip im Vollausbau ausgelegt sein würde, wenn er heute praktisch immer teildeaktiviert läuft. Und um das mal anzumerken, er läuft so recht gut. Was würde nv also daran hindern, die jetzt deaktivierten Einheiten von vornherein wegzulassen? An der Funktion würde sich rein gar nichts ändern!
Das zeigt, daß eine symmetrische Auslegung keineswegs Pflicht ist. Ich bin sogar eher der Meinung, daß das vollkommende Fehlen von Performance"artefakten", die auf unsymmetrische GPCs bei GTX470/GTX480 zurückzuführen wären, halbwegs sicher darauf hindeuten, daß eine Rasterengine eben nicht an genau 4 SMs (ein angeblicher GPC) gebunden ist, sondern daß jede Rasterengine jeden SM beliefern kann (genau wie jeder SM Werte an jeden ROP schicken kann, da steckt wahrscheinlich eine kleine Crossbar dazwischen). Das heißt, nv könnte z.B. auch 3 Rasterengines mit 13 SMs verbinden, wenn ihnen danach wäre (aber das Chiplayout würde dann wohl etwas verquer).

Platt gesagt hat nv die GPCs bloß eingezeichnet, damit die Blockdiagramme schicker aussehen und eine zusätzliche Hierarchiestufe als Ersatz für die TPCs dazukommt.

PS:
Bei den Cypress-Chips ist dies scheinbar anders, dort gibt es bisher immer nur symmetrisch deaktivierte Chips (2x10, 2x9, 2x7 SIMDs bei 5870, 5850 und 5830). Hier hat ATI aber auch ein deutlich einfacheres System verbaut. Es gibt wohl ein einfaches Mapping von Rendertargettiles auf die beiden Rasterizer (zumindest für Pixelshader). Dieses bestimmt eindeutig, an welchen der beiden SIMD-Blocks eine Wavefront geht. Unbalancierte Blöcke würden deswegen zu Performanceeinbußen führen, eine Kombination von 1x10 + 1x8 SIMDs hätte zwar auch 18 SIMDs wie eine HD5850, würde aber in vielen Fällen (alles was shaderlimitiert ist) auf die Geschwindigkeit von 2x8 SIMDs heruntergebremst werden. Dies ist bei den "unsymmetrisch" teildeaktivierten GTX480/470 allerdings nicht zu bemerken, ergo existieren die GPCs nicht wie eingezeichnet und jegliche Kombination von Rasterizern und SMs ist ein symmetrischer Aufbau (weil die Raster zentral liegen und nicht einzelnen SMs zugeordnet sind).

[Leonidas]

Ich bezweifle nicht, daß man Chips aus unsymetrisch bauen kann. Das bedeutet aber, daß die reine Die-Belegung auch unsymetrisch ist und ich vermute das ergibt Probleme für die Die-Designer, alle Einheiten so zu legen, daß die Signalwege kurz sind und das auf überall auf dem Die Funktionseinheiten drauf sind.

Im schlimmsten Fall würde man, wenn man eine GTX470 nativ (mit nur 448SP) herstellen würde, das gleich große Die wie beim GF100 bekommen, weil eine andere Anordnung der Einheiten nicht möglich ist und anstelle der fehlenden 64SP einfach nichts auf dem Die ist.