PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : nVidia - Echelon - 1000 Cores, 256MiB SRAM, 10 TFLOPs DP Design-Studie - 2018

AnarchX
2010-11-18, 16:10:37
http://eetimes.com/electronics-news/4210815/Nvidia-describes-10-teraflops-processor#
LovesuckZ
2010-11-18, 16:14:55
Das ist eine Studie. Eher sollte man es in den "Next-Gen" Thread packen. Oder willst du den Thread hier bis 2018 auflassen? :D
Spasstiger
2010-11-18, 17:11:55
Vier DP-Floating-Point-Operationen pro ALU und Takt. Wird das ein ähnliches Design wie bei AMDs Cayman, nur eben mit DP-Ops statt SP-Ops?
AnarchX
2010-11-25, 21:34:28
Mehr Daten und Bilder: http://www.xbitlabs.com/news/video/display/20101124175100_Nvidia_Graphics_Chips_with_20TFLOPS_DP_Performance_Needed_for_Exa FLOPS_Supercomputers.html