DDR, GDDR, Memory Cubes, HBM und WideIO - NextGen-Speichertechnologien [Archiv] - Seite 2

Gipsel

2016-04-25, 14:56:33

Hab keine Zeit mir das gesamte Video anzusehen. Gelten die Yields nur für die HBM-Stacks oder jetzt für den ganzen Fiji-Chip? Für letzteren habe ich ganz andere, jedoch ältere, Zahlen im Kopf.Steht doch schon da, für das Assembly auf dem Interposer.

edit:
http://abload.de/img/amkor_yieldss2se0.png

Gesamtyield für Alles (inklusive MEOL mitsamt wafer thinning) also >96%. Aber nicht bei jedem Produkt muß Amkor unbedingt alle Schritte machen. Da kommt es also darauf an, was bei den einzelnen Komponenten in Amkors Verantwortungsbereich liegt oder in dem des jeweiligen Herstellers der Komponente (die HBM-Stacks werden z.B. komplett montagefertig geliefert).

iuno

2016-04-25, 14:57:52

Mit Fiji hat das erstmal nichts zu tun, mit den einzelnen Stacks auch nicht. Da geht es um bumping/assembly und Amkors TSV Geschichten (ebenfalls >98% aber unwichtig, Samsung und Hynix machen das selbst; allerdings sollten die das ja auch mindestens genauso gut hinbekommen wie Amkor, imho). Also das Zusammensetzen von Interposer, Logik und HBM Chips.

Stelle bei 18:51:
(direkt einbinden geht offenbar nicht)
Direktlink: https://www.youtube.com/watch?v=7Scm6boqNeo&t=1131

Hübie

2016-04-25, 15:29:29

Wie gesagt hab keine Zeit. Danke für eure Antworten. War jetzt einfach nur neugierig. :D

iuno

2016-05-11, 16:56:30

https://www.micron.com/about/blogs/2016/may/nvidia-launches-gtx1080-with-micron-gddr5x

I first talked about Micron’s GDDR5X in September 2015 and in February of this year, provided an update that the technology was on track for mass production by summer. Today, I am happy to announce that GDDR5X, the fastest discrete memory component in the world, has already entered mass production.
obvious, aber jetzt offiziell

y33H@

2016-05-27, 09:36:16

Altera bringt die Stratix 10 MX FPGAs mit bis zu 16 GByte HBM2: http://www.golem.de/news/stratix-10-mx-alteras-chips-nutzen-hbm2-und-intels-interposer-technik-1605-121131.html

Skysnake

2016-05-27, 10:58:31

Also HMB2 ohne Interposer?

Krasser Scheis. :wow:

iuno

2016-05-27, 11:13:11

Unicous

2016-05-27, 11:20:20

Was ist daran so krass? EMDIB hat auch Nachteile, z.B. deutlich längere Signalwege und ich behaupte mal dass durch die Bridges auch noch andere Einschränkungen gibt.

Lustig, dass "Intel" jetzt HBM nutzt. ;)

Gipsel

2016-05-27, 11:37:50

Wieso ohne?
Sieht fuer mich aus als waeren das halt mehrere kleine "Interposer", werden halt hier Bruecken genannt. Fuer mich klingt das aber nach mehr Komplexitaet und mehr Fehlerpotenzial beim Zusammenbau. Ob sich das lohnt wenn der Interposer eh in einer groben Strukturbreite gefertigt wird, sind die Waferpreise hoch genug oder geht es da eher darum, dass das ganze zu gross fuer einen einzelnen Interposer-die wird :confused:
Ist die Technologie geschuetzt oder koennten AMD/NV das auch bei GPUs so machen?

edit: oh, geht ja doch erst mit "normalen Leitungen" durch das Substrat, die Bridges liegen ja darin. :redface:Nö. Deine erste Einschätzung war schon korrekt. Die Verbindungen zwischen den Chips gehen nur über die kleinen Brücken, die in das Substrat eingebettet sind. Über das Substrat laufen Stromversorgung und externe Kommunikation, die sonst über TSVs durch den Interposer durchgeschleift hätten werden müssen.

Vorteile: Keine TSVs auf dem Interposer nötig und Gesamtmenge des Silizium für die Brücken ist kleiner.
Nachteile: Man hat mehr Einzelteile beim Assembly und man muß diese Brücken erstmal mit der erforderlichen Mikrometer-Genauigkeit in das Substrat einbetten können.
Was ist daran so krass? EMDIB hat auch Nachteile, z.B. deutlich längere Signalwege und ich behaupte mal dass durch die Bridges auch noch andere Einschränkungen gibt.Die Signalwege zwischen den Chips sind ziemlich exakt genau so lang wie mit einem Interposer. Für eine effiziente Nutzung muß man nur die Kontakte alle am Rand platzieren. Mit einem Interposer kann die im Prinzip überall haben und somit das langreichweitige Routing von Signalen im Prinzip auf den Interposer verlagern (kann man vielleicht effektiv als sowas ein zusätzlicher Metall-Layer für den Chip sehen).

iuno

2016-05-27, 11:45:02

Nö. Deine erste Einschätzung war schon korrekt. Die Verbindungen zwischen den Chips gehen nur über die kleinen Brücken, die in das Substrat eingebettet sind. Über das Substrat laufen Stromversorgung und externe Kommunikation, die sonst über TSVs durch den Interposer durchgeschleift hätten werden müssen.
:confused:

Gipsel

2016-05-27, 11:48:05

:confused:
Siehst Du die dünnen Leitungen auf der EMIB-Brücke? Nur das ist die Kommunikation zwischen den Chips. Über das Substrat sind die Chips nicht verbunden (maximal Power- und Ground-Pins, aber keine Signale).

Edit:
Okay, sieht so aus, als werden die Dies nicht direkt mit Copper-Pillars auf die EMIB-Brücken gelötet sondern daß die EMIBs nochmal durch einen dünnen (vielleicht ~50µm) Plastikfilm hindurch kontaktiert werden. Ich würde jetzt mal grob vermuten, daß sich das nicht deutlich negativ auf die Signalqualität auswirkt.

iuno

2016-05-27, 11:49:12

Ja, das ist schon klar. Aber um ueberhaupt erst an die Bruecke zu kommen muss man doch zunaechst "durch das Substrat durch", ueber Kupfer. Hat das keine Nachteile?

Gipsel

2016-05-27, 11:57:21

Ja, das ist schon klar. Aber um ueberhaupt erst an die Bruecke zu kommen muss man doch zunaechst "durch das Substrat durch", ueber Kupfer. Hat das keine Nachteile?Die Leitungen und meist auch die Lötstellen bei Interposern sind auch aus Kupfer. Da ändert sich nicht so viel. Die Leitungen, über die die Signale transportiert werden, laufen ja weiterhin im Silizium. Nur die Übergänge an den Lötstellen sind etwas anders ausgeführt. Das erhöht vermutlich die Kapazität minimal, verbessert aber die Ausbeute bzw. die Produzierbarkeit. Wäre zumindest mein Tipp.

Unicous

2016-05-27, 12:00:39

Das mit den längeren Signalwegen habe ich irgendwo mal gelesen, finde es aber nicht mehr. Generell gibt es leider sehr wenig unabhängige Berichterstattung zu EMIB, eigentlich liest man nur, dass es ja so viel günstiger und generell besser als Interposer ist... laut Intel.:rolleyes:

So ganz trauen kann ich dem Braten dahingehend nicht. Zumal ich mich frage, warum Intel hier den Weg ganz alleine geht und es keine Konkurrenzprodukte gibt, wenn es doch so viele Vorteile gegenüber der "klassischen" Interposer-Technik hat.

iuno

2016-05-27, 12:04:16

Naja, es ist ja nun nicht so, dass HBM und Interposer marktdominierend sind. Es gibt gerademal Fiji, GP100 (nicht im Markt) und jetzt dieses FPGA, ist also doch noch ziemlich ausgeglichen ;p
oder habe ich weitere HBM Produkte verpasst?

@Gipsel: OK, danke fuer die Antworten

Unicous

2016-05-27, 12:09:39

Ja, Xilinx z.B..:wink:

http://press.xilinx.com/2016-05-23-Xilinx-Expands-its-16nm-UltraScale-Product-Roadmap-to-Include-Acceleration-Enhanced-Technologies-for-the-Data-Center

y33H@

2016-05-27, 12:20:11

Das Whitepaper ist nicht allzu ergiebig: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01251-enabling-nextgen-with-3d-system-in-package.pdf

Hübie

2016-05-27, 12:47:23

Ich erinnere mich an eine Folie wo die design wins drauf standen und das waren grob 10-15 Produkte. Da wird also noch etwas kommen. ;) Ich prognostiziere mal vorsichtig eine kürzere Lebensdauer für HBM(2) als GDDR5 da die Leistung förmlich exponentiell steigt. Wir stehen also am Anfang.

Skysnake

2016-05-28, 10:36:37

@Unicous:
Es ist so überraschend, weil du ja bdenken musst, das über eine relativ kleine Fläche die ganzen 1024 Differenziellen Signalleitungen plus Steuerleitungen usw gehen müssen. Die I/O Dichte wird da sehr sehr sicher deutlich höher sein als bei klassischen Interposerlösungen, wenn man nicht will, dass die Bridge quasi den gesamten HBM unterfüttert. Auch braucht es für den HBM wohl einen eigenen Baselayer.

Und was man auch bedenken sollte, zwischen den Signalleitungen braucht man ja auch noch GND für die Schirmung/Rückkanäle...

Also da kommt schon abartig viel zusammen. Es ist einfach erstaunlich, das man die I/O Dichte hinbekommt.

Was mir aber z.B. auch nicht klar war, war, dass in das Substrat kleine Interposerlösungen eingebracht sind. Für mich klang das immer nach einer reinen Substratlösung.

Nö. Deine erste Einschätzung war schon korrekt. Die Verbindungen zwischen den Chips gehen nur über die kleinen Brücken, die in das Substrat eingebettet sind. Über das Substrat laufen Stromversorgung und externe Kommunikation, die sonst über TSVs durch den Interposer durchgeschleift hätten werden müssen.

Vorteile: Keine TSVs auf dem Interposer nötig und Gesamtmenge des Silizium für die Brücken ist kleiner.

Das keine TSVs gebraucht werden ist wohl wirklich ein gewisser Vorteil, wobei man sagen muss, dass der verwendete Bosch-Prozess wohl inzwischen von den Firmen ziemlich gut beherrscht wird. Was die geringere Fläche anbelangt, so ist das wohl ein zu vernachlässigender Vorteil. Das Packaging wird dafür ja sehr sehr viel komplexer.

Nachteile: Man hat mehr Einzelteile beim Assembly und man muß diese Brücken erstmal mit der erforderlichen Mikrometer-Genauigkeit in das Substrat einbetten können.

Und vor allem muss man das quasi in allen 3 Raumachsen plus 3 Rotationsachsen verdammt genau machen. Bei klassichem Interposer hat man an sich nur die 2 Raumachsen und einer Rotationsachse, weil man eben eine praktisch perfekte Ebene hat durch den Interposer. Das sollte schon deutlich einfacher sein.

Die Signalwege zwischen den Chips sind ziemlich exakt genau so lang wie mit einem Interposer. Für eine effiziente Nutzung muß man nur die Kontakte alle am Rand platzieren. Mit einem Interposer kann die im Prinzip überall haben und somit das langreichweitige Routing von Signalen im Prinzip auf den Interposer verlagern (kann man vielleicht effektiv als sowas ein zusätzlicher Metall-Layer für den Chip sehen).
Sehe ich auch so. Man muss halt an einer anderen Stelle das ROuting machen. Mir passt dabei eher nur nicht, dass die I/O Dichte wohl deutlich ansteigen muss und man eine Sonderlösung braucht, eben weil man den IO eben an eine Kante führen muss, damit man einen echten Vorteil gegenüber einem echten Interposer hat.

Bezüglich der Folie schwebt mir so etwas im Kopf dazu rum:
http://paricon-tech.com.turnsol.arvixe.com/Technology/PariPoser

Ist sicherlich nicht genau das, aber das Grundkonzept dürfte wohl ähnlich sein. Damit kann man dann auch massiv die Anforderungen an die Ausrichtung reduzieren. Also an 2 Rotationsachen, die die Verkippung zum Substrat bestimmen. Nur die Rotation parallel zum Substrat ist dann noch ein Problem, genau wie die zwei Raumachsen parallel zum Substrat.

iuno

2016-07-14, 12:52:10

SKHynix listet nun auch HBM2 im Databook für Q3/2016:
https://www.skhynix.com/static/filedata/fileDownload.do?seq=330

DENSITY ORG. SPEED PART NUMBER PKG. FEATURE AVAIL.
4GB 256GB/s 2.0Gbps H5VR32ESM4H-20C 5mKGSD 4Hi stack, VDD/VDDQ=1.2V Q3'16
4GB 204GB/s 1.6Gbps H5VR32ESM4H-12C 5mKGSD 4Hi stack, VDD/VDDQ=1.2V Q3'16

Ist eigentlich bei GP100 mittlerweile gesichert, dass der HBM von Samsung kommt?
Die listen noch nichts (abseits der Pressemeldungen) oder habe ich es nur nicht gefunden?

Hübie

2016-07-14, 13:09:51

Na ja. Gesichert im Sinne von offiziell nach Außen bestätigt -> nein. Aber gesichert im Sinne von "die liefern auch wirklich und labern nicht nur", dann -> ja. :biggrin:

Nightspider

2016-07-19, 17:46:03

Sagt mal HMC (ist Hybrid Memory Cube) tot oder kommt da noch was?

Überlässt man den (PC-)Markt HBM?

Loeschzwerg

2016-07-19, 17:56:51

Scheint für den "normalen Markt" tot, aber kommt natürlich mit Knights Landing und ist auf dem PRIMEHPC FX100 bereits im Einsatz.

Danach scheint mir allerdings wieder alles offen zu sein.

Skysnake

2016-07-19, 18:11:51

Naja, tot ist es an sich schon, weil man rein gar nichts mehr dazu hört, was HMC an sich so interessant gemacht hat. Man hätte ein Memory-Interconnect bauen können. Sich also im Endeffekt den NIC sparen können und große NUMA Systeme ohne Cache-Coherence bauen können.

KNL setzt ja auch die Package Variante ein, und man will für Altera HBM benutzen. Also an sich würde ich das Ding aktuell eher als Hirntot einstufen.

Unicous

2016-08-21, 21:46:36

Micron ist richtig angepisst wegen HBM.;D

Micron: HBM ist eine schlechte Kopie von HMC

Wenig, respektive gar kein positives Wort verlor Micron über High Bandwidth Memory (HBM). Diese bezeichnete Pawlowski als schlechte Kopie des eigenen Standards HMC, der im Jahre 2011 auf einer Hot-Chips-Veranstaltung enthüllt wurde. Die zweite Generation von Hybrid Memory Cube sei in Produktion, mit vielen Features, die HBM außerhalb von Bandbreite gar nicht bieten kann. Eine Vergleichsfolie von HMC vs. HBM lehnte Micron ab und erklärte dies mit den Worten, „it's like beating up a kid and taking the candy“.
https://www.computerbase.de/2016-08/hot-chips-28-micron-dram-flash-3d-xpoint-hmc/

und SK hynix kontert.:freak:

Wenngleich mit der Entwicklung von HBM später begonnen wurde, habe das „ehemals kleine Kind nicht nur das große geschlagen und dem alle Süßigkeiten weggenommen, derzeit sei HBM zudem der einzig relevante Standard“, erklärte Kevin Tran, Senior Manager Technical Marketing von SK Hynix in Richtung Micron. Denn SK Hynix ist nicht alleiniger Fertiger des Speichers, mit Samsung ist zudem auch der Marktführer mit an Bord, ebenso wie die JEDEC, die daraus einen Standard gemacht hat. HMC von Micron hat in all diesen Punkten nichts entgegenzusetzen.
https://www.computerbase.de/2016-08/sk-hynix-samsung-hbm2-hbm3/

Und ich behaupte mal Kevin Tran hat da auch vollkommen recht. HMC mag auf dem Papier die besseren Specs zu haben... aber das hilft alles nichts wenn es nicht im Mainstream ankommt und Nischenprodukt bleibt.
Zeugt jedenfalls von schlechtem Stil was Micron da bei Hot Chips loslässt.

iuno

2016-08-21, 22:03:05

https://www.computerbase.de/2016-08/sk-hynix-samsung-hbm2-hbm3/

https://pics.computerbase.de/7/4/1/5/0/1-1080.1559778258.png

Mal gespannt, ob bzw. vor allem wann endlich Geraete mit HBM "Cache" kommen. Im Zen Thread wurde darueber ja zuletzt auch wieder viel gesprochen. 2Hi Stacks, nur 512 Bit und ohne SI Interposer waere doch ein schoener Anfang zusammen mit einer APU... :rolleyes:

Unicous

2016-08-21, 22:14:19

Sehr interessant auch, dass sie den Logic Die/Buffer Die entfernen wollen. Zusammen mit den anderen potentiellen Einsparmöglichkeiten macht man sich damit auch fit für den mobilen Sektor, nachdem Wide I/O(2) ja eine Totgeburt zu sein scheint.

y33H@

2016-08-22, 00:06:26

Zeugt jedenfalls von schlechtem Stil was Micron da bei Hot Chips loslässt.War sehr unterhaltsam, Micron hat ja nicht ganz unrecht.

Unicous

2016-08-22, 01:34:13

Und womit?

Laut AMD arbeiteten sie zur Vorstellung von Fiji 8 1/2 Jahre (Seite 3 (http://prod.semicontaiwan.org/zh/sites/semicontaiwan.org/files/data15/docs/3_semicont_2015_-_black.pdf)) an Die Stacking HBM und laut Kitguru wurde 2010 das Proposal für HBM Spec bei der JEDEC eingereicht. Bei Kitguru steht zudem, dass sie schon 2006/2007 angefangen hätten. (Wobei natürlich Anton Shilov nicht wirklich zu trauen ist.:freak:). Bis 2011 hatten sie sogar schon mit funktionsfähigen Protoypen (dGPU+ 2 GDDR3 Stacks) experimentiert.

Before AMD and SK Hynix proceeded to standardize their HBM memory with JEDEC in 2010, the companies had to design multiple implementations of their new technologies and learn how they operated in real-life.

2013 wurde es dann offizieller Standard. AMD sagt zudem sie hätten seit 7 Jahren an der Ausarbeitung von HBM gearbeitet.

http://www.kitguru.net/components/graphic-cards/anton-shilov/amd-started-to-work-on-hbm-technology-nearly-a-decade-ago/

So wie ich das sehe, ist der Typ mehr als unehrlich, denn das Gesagte stimmt nicht mit dem überein, was AMD seit einer Weile erzählt. Und da Micron zunehmend die Felle wegschwimmen weil Samsung ihnen immer mehr Probleme bereitet, hört sich das erst mal nach Kindergartengewäsch an.

Also nochmals die Frage: Womit haben sie nicht unrecht?

y33H@

2016-08-22, 01:39:08

Ihm ging vor Ort um Punkte wie ECC und die RAS-Features.

Davon ab: Was AMD da 2007 hatte, ist "einfach" On-Package-Memory, aber kein HBM-Vorläufer.

Unicous

2016-08-22, 01:50:12

Gut, das war von mir ein wenig ungenau, sie arbeiten schon länger an Die Stacking 2006 wurde dazu ja ein paper veröffentlicht.

http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.130.6198&rep=rep1&type=pdf

Und 2008 haben sie mit der Arbeit an der HBM Spec angefangen.

Wenn er jetzt rumheult weil sie angeblich Features "abgeschaut" haben, ist das mehr als lächerlich.:rolleyes:

Skysnake

2016-08-22, 08:20:42

War sehr unterhaltsam, Micron hat ja nicht ganz unrecht.
Micron und die anderen sollen lieber mal schauen, dass Sie HMC Produkte auf den Markt bringen, die konkurrenzfähig sind. Was bringt mir die geilste Technik von den Daten her, die eben nicht ans laufen gebracht wird in einem vernünftigen Power und Kosten Fenster???

Und von den nicht genutzten Möglichkeiten von HMC fangen wir lieber mal nicht an... Wenn ich mir nen Ferrari hinstelle, dann aber immer nur durch die 30er Zone zum Becker fahre, dann darf ich mich auch nicht darüber aufregen, dass die Leute sich über die Kosten/Sinnhaftigkeit beschweren und lieber zum E-Auto anbieter gehen...

Speichernetzte und in Memory computing/offloading wären eigentlich das Feld für HMC meiner Meinung nach. Da könnte man sehr coole SAchen mit machen, aber es kommt ja rein gar nichts mehr in diese Richtung. Wenn ich das gemurmel richtig deute, dann wohl einfach weil HMC zu teuer und zu energieineffizient ist. Dafür kann die Konkurrenz aber nichts, da muss man vor der eigenen Tür kehren und sich fragen, ob man nicht zu viel wollte, bzw es einfach falsch angegangen ist.

iuno

2016-08-22, 09:09:18

Samsung erwartet GDDR6 mit 14-16 Gbps ab 2018
https://www.computerbase.de/2016-08/samsung-gddr6-14-16-gbps-2018/

HOT

2016-08-23, 15:37:33

Schön, dass es auch beim klassischen Grafik-RAM endlich weitergeht. Zumindest hier hat Micron ordentlich Stimmung ins Spiel gebracht. Immerhin versuchen die innovativ zu sein. Das HBM genau jetzt so durch die Decke geht ist halt etwas blöd gelaufen für Micron, ich versteh die Reaktion schon. Aber das ist halt so. Ich denke vor allem der Husarenritt, den NV mit dem GP100 hingelegt hat hat die etwas geschockt (wie andere auch).

Unicous

2016-08-23, 16:07:31

Micron hätte doch einfach an der HBM-Spec mitarbeiten können? Bzw. HMC selbst als Standard einreichen können. Sie gehen ihren eigenen Weg und meckern dann, wenn ihnen niemand folgt und den Wegelagerer-Zoll zahlt.:rolleyes:

Bei GDDR5X haben sie doch komischerweise auch die Spec eingereicht.:wink:

HOT

2016-08-23, 16:14:10

Ja ist natürlich richtig, ist aber eben auch ne Sache der Investitionshöhe. Man hat sich halt falsch entschieden und verloren, dann ärgert man sich halt. Dumme Sache das, weiter zum Tagesgeschäft ;).

Complicated

2016-08-29, 09:20:37

Intel schwenkt mit ihren Knights Landing und EMIB Produkten ebenfalls auf HBM um, da günstiger, mehr Bandbreite und breiter Verfügbar als JEDEC-Standard. HMC hat offensichtlich Temperatur-Probleme mit dem SerDes:
http://www.planet3dnow.de/vbulletin/threads/422600-AMD-Interposer-Strategie-Zen-Fiji-HBM-und-Logic-ICs?p=5113279&viewfull=1#post5113279
HMC auf Knights Landing soll von Intel zukünftig durch HBM ersetzt werden auch zukünftige auf EMIB basierende Designs sollen HBM nutzen können:
http://www.3dincites.com/2016/03/emib-keynote-take-aways-from-imaps-dpc-2016/Originalquelle im Zitat.

Unicous

2016-08-29, 11:40:37

Das von dir Behauptete findet sich nicht in dem Artikel, wie wäre es wenn du statt dich selbst in einem anderen Forum zu "zitieren" mal das Gesagte zitierst?:rolleyes:

Mahajan also talked about the increasing demand for on-package CPU/memory bandwidth and capacity. Although Intel has integrated a version of the hybrid memory cube (HMC) into its Knight’s Landing Processor (he called it MC-DRAM), Mahajan said high bandwidth memory (HBM) has higher bandwidth than MC-CDRAM and is emerging as the memory-of-choice. While EMIB has not yet been used to package HBM, Mahajan says it is compatible with the technology, as it offers localized high-density interconnects to enable high bandwidth links.

Fakt ist: Ein Intel-Mitarbeiter sagt, dass HBM sich als "memory-of coice" durchsetzt und dass EMIB grundsätzlich kompatibel mit HBM ist.

Complicated

2016-08-29, 11:59:51

Wie wäre es wenn du die zwei Sätze von mir richtig lesen würdest?

Screemer

2016-08-29, 12:32:42

Was ist daran falsch zu verstehen? Du sagst Intel wechselt auf hbm aus xyz Gründen und auch mit emib ist es möglich. Im org. Artikel steht abgesehen von emib nichts von dem was du schreibst.

Unicous

2016-08-29, 12:40:08

Wie wäre es wenn du die zwei Sätze von mir richtig lesen würdest?

Ich brauche nur den ersten Satz zu lesen in dem du behauptest, Intel würde auf HBM "umschwenken".

Intel schwenkt mit ihren Knights Landing und EMIB Produkten ebenfalls auf HBM um

Das kannst du gerne als Spekulation formulieren aber nicht als Aussage die ein Intel-Mitarbeiter getätigt hat, wie du hier und in deinen Kommentar auf einer anderen Seite suggerierst. (Seit wann ist es eigentlich in Mode gekommen, Links auf Kommentare in anderen Foren zu setzen, finde ich persönlich etwas schräg)

HMC auf Knights Landing soll von Intel zukünftig durch HBM ersetzt werden auch zukünftige auf EMIB basierende Designs sollen HBM nutzen können:

Das von dir Behauptete gibt die Quelle nicht her. Entweder hast du Probleme mit der Übersetzung oder du legst Herrn Mahajan Worte in den Mund. Oder beides.

Skysnake

2016-08-29, 12:47:37

Vor allem will Intel HBM eh für ihre FPGAs einsetzen.

Das hat aber erstmal rein gar nichts mit KNL zu tun. Das Ding ist mit HMC gekommen und wird mit HMC irgendwann auch mal auslaufen.

Selbst KNH wird ziemlich sicher noch HMC haben. Was danach kommt mal schauen.

Complicated

2016-08-29, 16:08:09

mit ihren Knights Landing und EMIB ProduktenIch denke ich habe deutlich die Produktklassen genannt und nicht KNL der schon HMC hat. Dass hier die Nachfolger die Kandidaten sind für HBM ergibt sich von selbst...zumindest dachte ich das.

Unicous

2016-08-29, 16:54:45

Was vollkommen egal ist, denn der Intel-Mitarbeiter hat nichts dergleichen gesagt. Er sprach lediglich von der de facto Marktsituation und dass EMIB grundsätzlich kompatibel zu HBM ist. Was auch keine größere Verwunderung auslösen sollte.

Nichts weiter. Alles andere ist Spekulation deinerseits aber als Tatsachenbehauptung geschrieben.:rolleyes:

y33H@

2016-08-29, 17:09:09

Altera nutzt die EMIBs für die Stratix 10 mit HBM, ist also nicht neu so gesehen (wenngleich sie erst Ende 2016 erscheinen). HMB wird's zumindest für Knights Mill nicht geben und für Knights Hill laut bisherigen Roadmaps auch nicht. Ist halt wieder der übliche Complicated-Unfug ...

Skysnake

2016-08-29, 17:52:46

Ich denke ich habe deutlich die Produktklassen genannt und nicht KNL der schon HMC hat. Dass hier die Nachfolger die Kandidaten sind für HBM ergibt sich von selbst...zumindest dachte ich das.
Was ist denn "ein" KNL Produkt? Ah ja richtig, es sind die XeonPhis 72x0(F) Produkte.

Richtig wäre ihre ManyCore Produkte. Damit wäre nämlich alles MIC artige gemeint angefangen bei Larrabee bis hin zu KNx

Nur mal so nebenbei.

Loeschzwerg

2016-08-29, 17:55:37

HMC auf Knights Landing soll von Intel zukünftig durch HBM ersetzt werden

Aber genau das wurde nirgends gesagt. Man könnte vermuten dass zukünftige Xeon Phi Produkte (nach KNH) darauf setzen, mehr aber auch nicht.

Rampage 2

2016-10-02, 19:07:44

Ich hab mir ein paar Artikel bzgl. GDDR6 durchgelesen - bei manchen steht, dass es genauso wie GDDR5X in Wirklichkeit QuadData-Rate, also GQDR ist - aber laut in der 3DC-Newsmeldung dazu steht, dass es doch nur DDR sei, also wirklich 7-8GHz physikalischer Takt! Ist das wirklich so, oder besteht doch die Möglichkeit, dass auch GDDR6 nach dem QDR-Prinzip operieren wird?:confused:

Wie soll GDDR6 denn auch sonst stromsparender sein als GDDR5X, wenn es viel höher taktet als diese...

R2

iuno

2016-10-02, 19:42:53

Bzgl GDDR6 gibt es noch keine sicheren Infos, weil er noch nichtmal spezifiziert wurde. Ein paar Hersteller haben lediglich Ideen vorgebracht, afaik hat man auf der Hot Chips zuletzt von Samsung was dazu gehoert.
Die sprachen von QDR, genau wie Micron es auch bei 5X macht, nur eben mit noch hoeheren Taktraten. Bei DDR5 sieht es uebrigens auch danach aus, es muss sich aber imho erstmal zeigen, ob das mit dem 16n Prefetch ueberall so gut funktioniert.
GDDR6 und DDR5 sollen demnach auch zeitlich zusammenpassen. Wo Leo das mit GDDR6=DDR her hat, weiss ich nicht.

Rampage 2

2016-10-02, 20:08:52

Ok, Danke! :smile:

Hübie

2016-10-02, 21:02:14

Es wird dann zwangsläufig so sein dass es GQDR heißt:D

CompuJoe

2016-10-02, 22:31:56

Hier stand mist ^^

Rampage 2

2016-10-02, 23:27:11

Wie sieht denn die Lage bei GDDR5X aus - gabs diesbezüglich irgendwelche Neuigkeiten? Liegt 14Gbps schon in Reichweite? Sind 12 & 13Gbps schon reif für die Massenproduktion? Wie viele Jahre wird es eurer Meinung nach brauchen, bis das volle Potential (16Gbps) erreicht ist?

Sollte es nächstes Jahr einen Refresh der 1060 geben, halte ich es für möglich, dass NV diesmal ein 128Bit SI, dafür aber mit GDDR5X (12 oder 14Gbps) einsetzt - dann sind 8GB VRAM auch bei der 1060 (also dessen Refresh) möglich und weiterhin genug Bandbreite... (224GB/sek. bei 14Gbps)

R2

Hübie

2016-10-03, 00:40:56

14 Gbps hat man zumindest gesampled. Mitte '17, wenn Pascal aufgefrischt wird, könnte es durchaus hinkommen.

iuno

2016-10-03, 00:59:44

Gibt es hier eigentlich Erfahrungen etwa mit Pascal+GDDR5X+CUDA?
Wie funktioniert der Speicher mit 16n Prefetch so?

Was hat es mit dem Beitrag auf sich:
imo hat microns gddr5x auch probleme seine theoretische bandbreite in praktische leistung umzusetzen. für den proklamierten zuwachs ist die reale performance ziemlich mau.
vielleicht liegt es auch und der technologie an sich, vielleicht aber auch an micron:confused:
Mir ist diesbezueglich bei Spielebenchmarks noch nichts aufgefallen?

Leonidas

2016-10-03, 07:07:27

Dazu bräuchte es einen Chip, der mit ähnlicher Anzahl an Shader-Einheiten sowohl mit GDDR5 als auch mit GDDR5X ausgerüstet ist. Vielleicht geht das mal mit GP102 @ GDDR5.

Hübie

2016-10-03, 11:48:06

Es müsste einen nativen Fallback geben, wenn man die Frequenzen hoch genug zieht. Aber ob das die Controller-Logik und das BIOS erlauben ist dann eine andere Frage. :uponder: So richtig sicher bin ich mir da jedoch nicht.

Möglicherweise gibt es aber auch einen P-State der die Frequenzen so legt, dass der Speicher nur DDR nutzt. Hab leider kein Spielzeug zur Hand um das mal zu testen.

Rampage 2

2016-10-04, 05:55:00

Gibt es eigentlich mittlerweile auch GDDR5-Chips mit 9Gbps Datenrate, die kurz vor der Markteinführung stehen? Ein paar mal gab es ein paar Newsmeldungen dazu, soweit ich mich erinnern kann - AFAIR von Samsung oder Qimonda produziert. Bis jetzt war ja 8Gbps das höchste aller Gefühle bei normalem GDDR5.

Wenn solche Chips wirklich existieren und marktreif sind, dann könnte vielleicht die 1080 Ti (oder auch eine hypothetische 1170 mit 256Bit SI) damit bestückt sein - bei 384Bit Speicheranbindung würde das dann 432GB/sek. ergeben; mit OC dann vielleicht sogar 10Gbps. Das wäre dann immernoch genug Abstand zur TXP - diese lässt sich ja auch übertakten;D

R2

iuno

2017-04-25, 05:26:56

Ich denke, da GDDR6 quasi 5X entspricht koennen wir auch hier weitermachen, anstatt es auf die Vega (eh komplett OT) und Volta Threads zu verteilen.

Anandtech (http://www.anandtech.com/show/10193/micron-begins-to-sample-gddr5x-memory) hat ja schon vor laengerem ein paar Schaetzungen gebracht. Weiter gibt es Infos von Nvidia und AMD (http://theconfab.com/wp-content/uploads/2014/confab_jun14_die_stacking_is_happening.pdf):

https://i.imgur.com/qSX369l.png http://static1.gamespot.com/uploads/original/92/929129/3027242-4368030567-NV-HB.png https://i.imgur.com/J36BgzP.png

Die Infos decken sich einigermassen gut. 30+ Watt braucht(e) man am oberen Ende mit GDDR5 alleine fuer den Speicher. Insgesamt ist es inklusive I/O dann 2 bis fast 3 mal so viel. Bei GDDR5X/6 spart man ein bisschen was am RAM, insbesondere weil die Spannung niedriger ist. Das hat HBM aber genauso. Der I/O Verbrauch sollte bei den 16 Gbps von GDDR6 nochmal deutlich steigen. IMHO kann man da vielleicht bis 256 Bit gehen, aber sicher nicht bis 384 oder gar 512, schon einfach deshalb, weil man dann im power Budget ueberhaupt keinen Platz mehr hat fuer die Hardware, die entsprechenden Speicher braucht.

Botcruscher

2017-04-25, 12:16:47

][immy

2017-04-25, 12:27:07

Ohne alle Variablen zu kennen lässt sich da überhaupt keine Aussage treffen. GDDR6 muss nur bei gleichbleibendem Verbrauch mehr Bandbreite bieten als GDDR5x und günstiger sein als HBM. Gerade der Preis ist eben ein enormer Punkt bei einem Produkt. GDDR ist zudem deutlich flexibler in jedem Segment einsetzbar. HBM mag die Zukunft sein aber wie sagt so schön das Sprichwort: Der frühe Vogel fängt den Wurm aber die zweite Maus bekommt den Käse.

Bei Vega stehen im Moment lächerliche 410GB/s im Raum bei maximal 16GB. Mit einem 384 Interface wird NV das im wichtigen Profimarkt alles mit Leichtigkeit überbieten.
Ein Problem von "externen" Speichern (wenn man HBM mal als intern betrachtet) ist jedoch, das das Board-layout komplexer ist. Die Frage ist, ab wo man die kosten beim Chip gegenüber einem komplexeren Board-layout wieder auffängt.
Natürlich ist "externer" Speicher leichter in der Größe skalierbar. Bei HBM besteht leider auch noch die chance das ein fehlerhaftes Speichermodul den chip quasi unbrauchbar macht, wenn man nicht kleinere mit weniger aktiven Speicher als Abfallprodukt anbieten will.

https://i.imgur.com/J36BgzP.png

was soll diese Grafik eigentlich darstellen?

r-or

2017-04-25, 13:01:51

Selbe Bandbreite, 3x so hohe Effizienz

iuno

2017-04-25, 13:03:43

GDDR6 muss nur bei gleichbleibendem Verbrauch mehr Bandbreite bieten als GDDR5x
Ja easy, nur wo soll das herkommen, wenn es dieselbe Techonlogie ist und einfach nur der Takt hochgezogen wird?

[immy;11358886']was soll diese Grafik eigentlich darstellen?
Den Verbrauch von GDDR5 Speicher + Interface (~35 W + ~50 W) vs. HBM (~16 W + ~13 W) bei gleicher Bandbreite.

Hübie

2017-04-25, 13:04:08

Ja so richtig check ich die nicht. 512 MB GDDR5 vs. vier Stacks oder vs vier Module? :uponder:

Botcruscher

2017-04-25, 13:06:46

Das sollen bit und nicht MB sein. Da wird Bandbreite vergleichen. Der blaue Punkt steht für die Rechte Skala.
Ja easy, nur wo soll das herkommen, wenn es dieselbe Techonlogie ist und einfach nur der Takt hochgezogen wird?
Prefetch zum Beispiel.

Hübie

2017-04-25, 13:13:40

Ist mir klar. Darunter steht aber 512bG5. ;)

iuno

2017-04-25, 13:15:23

512 Bit GDDR5
Prefetch zum Beispiel.
alles klar ;D

Botcruscher

2017-04-25, 13:15:31

Das meine ich ja. Da war jemand schlicht schreibfaul.

alles klar ;D
Ist zumindest bei der Zelle kein Takt.;) Dokumente zu GDDR6 müssten ja inzwischen irgendwo zu finden sein.

Hübie

2017-04-25, 13:25:44

Ich hab mein Login für JEDEC vergessen. Wollte da gestern Abend gucken, aber muss nun erst mal wieder gucken welche Daten ich da nutze (hab mittlerweile durch Arbeitgeberwechsel und 2 Unis plus Privatkonten eindeutig zu viele E-Mail-Adressen :freak:).

iuno

2017-04-25, 13:55:46

Es gibt noch keinen GDDR6 Standard.
Hynix schreibt ja selbst in der Pressemitteilung dass er noch in Entwicklung ist
GDDR6 is a next generation graphics solution under development of standards at JEDEC
https://www.skhynix.com/eng/pr/pressReleaseView.do?seq=2086

Was schreibt eigentlich y33h@ da?
https://www.golem.de/news/sk-hynix-erste-grafikkarte-mit-gddr6-videospeicher-erscheint-2018-1704-127447.html
Vega = 4 Stacks
Spannung bei GDDR6 > GDDR5
:confused: :uponder:

y33H@

2017-04-25, 14:47:21

Längst korrigiert :usad:

PrivateCeralion

2017-04-25, 17:39:50

Längst korrigiert :usad:

Aber 16 Gbyte? Ich dachte es werden nur 8Gbyte.

Hübie

2017-04-25, 17:43:40

Es gibt noch keinen GDDR6 Standard.
Hynix schreibt ja selbst in der Pressemitteilung dass er noch in Entwicklung ist

https://www.skhynix.com/eng/pr/pressReleaseView.do?seq=2086

Was schreibt eigentlich y33h@ da?
https://www.golem.de/news/sk-hynix-erste-grafikkarte-mit-gddr6-videospeicher-erscheint-2018-1704-127447.html
Vega = 4 Stacks
Spannung bei GDDR6 > GDDR5
:confused: :uponder:

Das jeweilige Konsortium präsentiert aber zwischenzeitlich mal etwas. Das wollte ich nachsehen. Die Spec kommt wohl sobald erste samples auf Grakas durch sind.

5CH4CHT3L

2017-04-25, 17:48:26

Welche maximale Kapazität pro Chip hat GDDR6?

iuno

2017-04-25, 18:11:52

Welche maximale Kapazität pro Chip hat GDDR6?
Weiss keiner. Hynix baut erstmal 8 Gb Chips, also das was man heute mit GDDR5 und 5X auch bekommt.
Aber 16 Gbyte? Ich dachte es werden nur 8Gbyte.
Eine 16 GiB Variante mit 8Hi Stacks ist nicht ausgeschlossen.

iuno

2017-05-03, 16:46:24

https://electroiq.com/insights-from-leading-edge/category/uncategorized/page/6/

https://electroiq.com/insights-from-leading-edge/wp-content/uploads/sites/4/2016/03/Sys-plus-1.jpg

Unicous

2017-05-03, 17:01:43

Nur weil irgendein Typ diesen ein Jahr alten Artikel aufgestöbert hat, heißt das nicht, dass das hier oder in einem anderen Thread nicht schon besprochen wurde.:wink:

iuno

2017-05-03, 17:04:02

Habe ich hier noch nie gesehen und die Frage taucht fast jedes mal auf, wenn es um HBM geht.

Hübie

2017-05-03, 17:16:07

Speicher ist teurer geworden. Geh mal eher von 16 als von 12 $ pro HBM stack aus. Der GDDR5 auf der 290X war standardmäßig 4 GB was in 4 $ pro GB mündet. Liegt aktuell eher bei 6 US-Dollar. Der 9Gbps wahrscheinlich noch darüber, aber das weiß ich nicht genau.

Ich habe heute bei der JEDEC nachgesehen und konnte etwas interessantes über LPDDR4 und 3DS DDR4 SDRAM x4 in Erfahrung bringen. Das ist für den Mobil- und Server-Markt gleichermaßen bedeutend. Wenn Interesse besteht such dazu was raus. :smile:

Edit: Zu GDDR6 übrigens kein Wörtchen, aber dafür zu DDR5. =)

Industry users will have the opportunity to learn more about each standard at JEDEC’s Server Forum event in Santa Clara, CA on Monday, June 19, 2017.

Unicous

2017-05-03, 17:20:19

@iuno

Der slide ist aus einer Analyse von System Plus Consulting genommen, die sie wahrscheinlich schon Mitte 2015 angefertigt haben. Der Artikel wurde wahrscheinlich im Fiji-Thread gepostet, hier habe ich ihn nicht gefunden. Jedenfalls hatten wir meiner Erinnerung nach im entsprechenden Thread ausführlich darüber diskutiert, iirc(:freak:).

@Hübie

Die Kostenstruktur ist natürlich Mumpitz. Diese Zahlen sind mindestens 2 Jahre alt. In der Zwischenzeit haben nicht nur die Preise angezogen... es wurden auch die Prozessgenerationen erneuert. Wie teuer momentan ein DRAM für GDDR5/ein Stack für HBM wirklich ist kann man maximal raten (außer man hat die entsprechenden Industrie-Quellen).

iuno

2017-05-03, 17:22:59

Speicher ist teurer geworden. Geh mal eher von 16 als von 12 $ pro HBM stack aus. Der GDDR5 auf der 290X war standardmäßig 4 GB was in 4 $ pro GB mündet. Liegt aktuell eher bei 6 US-Dollar. Der 9Gbps wahrscheinlich noch darüber, aber das weiß ich nicht genau.
4 Gb verbaut doch keiner mehr bei besseren Karten oder? Nur bei sowas wie 1060 mit 3 GiB oder der RX 460 mit 2 GiB.
Auch gilt es zu bedenken, dass Hawaii selbst damals schon (sehr) lahmen Speicher mit nur 5 Gbps hatte.

Zu GDDR6 übrigens kein Wörtchen. =)
Wie gesagt :P

@Unicous: Ja, habe die Quelle schon gesehen. Den urspr. Report aber iirc nie und ich kann mich auch an keine Diskussion diesbezgl. erinnern. Sorry, wenn es schon mal da war, aber es passt ja auch in diesen Thread, auch wenn die Infos heute veraltet sind.

Hübie

2017-05-03, 17:47:07

@Hübie

Die Kostenstruktur ist natürlich Mumpitz. Diese Zahlen sind mindestens 2 Jahre alt. In der Zwischenzeit haben nicht nur die Preise angezogen... es wurden auch die Prozessgenerationen erneuert. Wie teuer momentan ein DRAM für GDDR5/ein Stack für HBM wirklich ist kann man maximal raten (außer man hat die entsprechenden Industrie-Quellen).

Also beim Großhändler digikey liegt GDDR5 bei ~12$. Da haben schon zwei, wenn nicht sogar drei Hände mit dran verdient. Die 6$ sind schon gar nicht so verkehrt, schätz ich. Vielleicht auch 6,58 was aufgerundet ja schon 7 wäre. :D

mczak

2017-05-03, 18:54:21

4 Gb verbaut doch keiner mehr bei besseren Karten oder? Nur bei sowas wie 1060 mit 3 GiB oder der RX 460 mit 2 GiB.
Auch gilt es zu bedenken, dass Hawaii selbst damals schon (sehr) lahmen Speicher mit nur 5 Gbps hatte.

Naja, definiere "bessere Karten". RX480/580/470 4GB, RX460/560/550 2GB, GTX 1060 3GB, GTX 1050 2GB. Das sind eine ganze Menge Karten. Aber klar, die meisten davon gibt's genau gleich auch mit der doppelten Menge Speicher (und somit 8gb Chips).
GT1030 hingegen wird 8gb Chips verwenden (gehe ich jedenfalls stark davon aus).
Keine Ahnung wie's da mit den Kosten aussieht bezüglich 4gb vs. 8gb Chips. Was man aber sicher sagen kann ist dass langsamere gddr5 Chips kaum mehr Kostenvorteile haben dürften - wäre der Unterschied einigermassen signifikant würde die RX 550 doch nie 7gbps Chips verwenden.

iuno

2017-05-03, 18:57:32

Da z.B. Sony mit der PS4 schon lange von 4 auf 8 Gb gewechselt hat, gehe ich schon sehr stark davon aus, dass sich das im Allgemeinen preislich lohnt.

Kartenlehrling

2017-05-04, 22:56:17

http://www.digitimes.com/news/a20170503PD202.html
Former TSMC engineer indicted for trade secrets theft

Da wollte wieder jemand Entwicklungskosten sparen.

iuno

2017-05-05, 03:01:02

falscher Thread?!

Leonidas

2017-05-05, 06:41:04

Nur weil irgendein Typ diesen ein Jahr alten Artikel aufgestöbert hat, heißt das nicht, dass das hier oder in einem anderen Thread nicht schon besprochen wurde.:wink:

Was ist denn von der Aufstellung zu halten? Kommt mir teilweise auch nur wie wilde Grob-Annahmen vor.

Hübie

2017-05-05, 08:49:01

Du kannst den Herrn Doktor ja mal googeln. :D

Locuza

2017-05-10, 00:39:58

SK Hynix präsentiert GDDR6 auf der GTC 2017:
https://www.hardwareluxx.de/index.php/news/hardware/grafikkarten/42882-gtc17-sk-hynix-zeigt-gddr6-einsatz-auf-zukuenftigen-nvidia-grafikkarten.html

https://cdn01.hardwareluxx.de/razuna/assets/1/F400CC72254748F88FFA05195C56C794/img/2443C1A303B443E8AB7F7F1F921269A3/gtc17-skhynix-8_2443C1A303B443E8AB7F7F1F921269A3.jpg

Unicous

2017-05-10, 00:44:08

Sk hynix ging wirklich von 1,5V aus, als sie von geringerer Versorgungsspannung sprachen, also nicht einmal besser als normaler GDDR5 RAM.:rolleyes:

edit: Locuza war schneller.

Locuza

2017-05-10, 00:59:38

Ich habe 1.35V für 5Gbps bei Micron auf die schnelle gefunden, aber alles ab 7Gbps verwendet sicherlich 1.5V.

iuno

2017-05-10, 01:00:16

Das hatte ich schon erwartet, 1,5 V ist ja auch Standard bei GDDR5.
Tabelle sieht etwas seltsam aus, z.B. bei der Burst length muesste das doch 16 bei QDR und 8 bei DDR sein. Genau bei WCK rate QDR und DDR vertauscht? Die schreiben auch, dass hier der prefetch nicht steigen wuerde, das ist bei 5X aber natuerlich der Fall. Schrieben die hier nur den DDR Modus hin? :ugly:

Immerhin koennen sie schon 16 Gbps Chips herzeigen. Bei Micron ging ja fast nichts vorwaerts bzgl. 5X (wobei vermutlich auch nichts nachgefragt wurde)

Uebrigens bereitet es mir Sorge, dass Hynix nichts zu HBM2 rzeigt, obwohl der fuer sie genauso neu ist und erst anlaeuft.

Unicous

2017-05-10, 01:05:25

@Locuza

Sie schreiben doch selbst in Klammern 1,35V bei GDDR5... und GDDR5X "operiert" auch schon mit 1,35V.:wink:
Ich dachte wirklich, dass sie 1,35V als Ausgangsbasis nehmen.

GDDR6 ist nichts anderes als GDDR5X aber diesmal machen Samsung und hynix auch mit.:freak:

iuno

2017-05-10, 01:07:44

Warum braucht es dann eine neuen Namen? Wo 5X doch eh JEDEC Standard ist :rolleyes:

Unicous

2017-05-10, 01:13:47

Frag das Samsung, hynix und andere potentielle Ideengeber, oder lieber Micron, die zuerst versucht haben mit 5X einen Alleingang zu wagen.

Ich wette Micron hat 5X eh nur wegen potentiellen Patentdisputen freigegeben.:wink:

Troyan

2017-05-10, 01:15:37

Uebrigens bereitet es mir Sorge, dass Hynix nichts zu HBM2 rzeigt, obwohl der fuer sie genauso neu ist und erst anlaeuft.

Die haben HBM2 gezeigt - vor zwei Jahren: https://videocardz.com/55259/sk-hynix-shows-off-hbm1-and-hbm2

Warum sollten sie erneut HBM2 zeigen, wenn das zum alten Eisen gehört?!

Locuza

2017-05-10, 01:19:54

[...]
Tabelle sieht etwas seltsam aus, z.B. bei der Burst length muesste das doch 16 bei QDR und 8 bei DDR sein. Genau bei WCK rate QDR und DDR vertauscht? Die schreiben auch, dass hier der prefetch nicht steigen wuerde, das ist bei 5X aber natuerlich der Fall. Schrieben die hier nur den DDR Modus hin? :ugly:
[...]
Ich habe allgemein keinen Durchblick (:redface:), aber sie schreiben in Klammern beim I/O für GDDR6 "2CH x32" und dann unten beim pre-fetch per CH 32 Byte.

Auf der Hot-Chips hat Samsung post GDDR5 ideas präsentiert:
http://www.pcgameshardware.de/screenshots/970x546/2016/08/Samsung-GDDR6-pcgh.png

StefanV

2017-05-10, 01:22:44

Uebrigens bereitet es mir Sorge, dass Hynix nichts zu HBM2 rzeigt, obwohl der fuer sie genauso neu ist und erst anlaeuft.
Naja, das kann aber auch 'nur' bedeuten, dass man das nicht für Endkunden anbieten will.
GDDR5 bekommst ja regulär bei den üblichen Komponenten Dealern wie Digikey und Co...

Hübie

2017-05-10, 07:17:04

Dann guck da mal nach, StefanV. ;)

StefanV

2017-05-10, 08:01:20

Meinst du das?!
https://www.digikey.de/product-detail/de/micron-technology-inc/MT51J256M32HF-70-A-TR/MT51J256M32HF-70-A-TR-ND/6135880

Leonidas

2017-05-10, 08:44:13

GDDR6-Specs (von SK Hynix auf der GTC 2017)

https://www.3dcenter.org/dateien/abbildungen/SK-Hynix-GDDR6-Spezifikationen.jpg

StefanV

2017-05-10, 08:48:54

@Leo
Das wurd schon gestern vor 'ner Seite oder 2 gepostet ;)

Leonidas

2017-05-10, 09:24:42

Hast 1a recht. Hab den Link übersehen.

iuno

2017-05-15, 16:19:42

Hynix hat jetzt (fuer Q4) GDDR6 mit 12 und 14 Gbps im Databook (https://www.skhynix.com/static/filedata/fileDownload.do?seq=421).

Kartenlehrling

2017-05-31, 23:00:25

Bereits nächstes Jahr soll die Konzerntochter Samsung Semiconductor jeden Monat eine Million Speicherchips vom Typ HBM2 und 3DS DRAM produzieren,
30 mal mehr als zur Zeit gefertigt werden.
https://www.hardwareluxx.de/index.php/news/hardware/arbeitsspeicher/43169-samsung-will-produktion-von-3d-dram-radikal-ausbauen.html

Hübie

2017-06-01, 07:49:57

So deutlich geht bei ETNews nicht heraus woher die das wissen wollen. So wie ich es jetzt beim Überfliegen verstanden habe, basiert das auf Bestellungen der bonding devices, welche 8 statt 5 Köpfe zum Bohren haben. Davon wurden 20 Stück bestellt. Daraus leiten die glaub ich eine 30-fache Produktion ab. Erfahrungsgemäß gehen solche Rechnungen nicht auf. :D

Troyan

2017-06-03, 11:30:56

Laut Micron hat GDDR5X die 16Gbit/s Hürde genommen und GDDR6 sei Anfang 2018 serienreif: https://www.computerbase.de/2017-06/gddr5x-16-gbps-gddr6-2018-micron/

dildo4u

2017-11-11, 12:51:13

Samsung GDDR6 memory announcement spotted - going for 16 Gbps

http://www.guru3d.com/news-story/samsung-gddr6-memory-announcement-spotted-going-for-16-gbps.html

BoMbY

2017-11-17, 14:18:02

NEC SX-Aurora TSUBASA (http://www.nec.com/en/global/solutions/hpc/sx/vector_engine.html):

https://i.imgur.com/jBuM8c6.png

6x 8GB HBM mit insgesamt 1.2 TB/s Transferrate.

basix

2017-11-20, 17:23:32

Die Zeit von HBM scheint langsam zu kommen. Zumindest hört man immer mehr von Designs mit HBM.

Loeschzwerg

2017-11-20, 20:27:38

http://techon.nikkeibp.co.jp/atcl/news/16/102509636/z3.jpg
https://pbs.twimg.com/media/DORJ19QUIAA6gGo.jpg:large

Schon ein interessantes Konstrukt :)

basix

2017-11-20, 22:19:50

Recht langezogenes Die, damit der HBM so verbaut werden kann ;) Aber schon krass, wie eng man so einen grossen Chip + 48 GByte Speicher packen kann :)

Skysnake

2017-11-20, 23:00:32

Von der Länge des eigentlichen dies sollte das am Limit der Belichter sein.

Der Interposer sollte so groß sein das er wohl nicht mehr auf einmal belichtet werden kann. Zumindest soweit ich die typischen Daten on Belichtern kenne.

robbitop

2017-11-21, 06:16:31

„Tsubasa“ erinnert mit an den Anime „die tollen Fussballstars“ bei dem am Horizont erst nach 5 min Gelaufe langsam das Tor auftauchte und der Protagonist gedankenverloren minutenlang an seine Freundin denkt während er über die angrätschenden Verteidiger hüpft und mit einem Tigerschussfallrückzieher 1/3 seines Unterschenkelknochen bricht...der Torwart springt zur falschen Seite, stößt sich aber vom falschen Pfosten ab und springt die vollen 5 m zur anderen Seite... ach die 90er und die verrückten Japaner X-D

48 gb hbm ist schon eine Ansage. Was mich interessieren würde ist ob die Latenzen deutlich besser als bei herkömmlichen DDR sind - falls ja könnte man 1x Stack als L4 nutzen. Man sieht ja was L4 (i7 5775c)und Latenzen (siehe subtimingtuning @ryzen/sklx) bringen.

Skysnake

2017-11-21, 10:41:55

Die Assoziation ist auch korrekt. Mit dem Namen wird auf den Anime angespielt für die europäischen Partner.

@Latenz

Das ist ganz normaler HBM2. Die Latenzen sind also etwas schlechter als bei normalem DDR RAM.

Unicous

2017-12-20, 12:34:31

Samsung Now Mass Producing Industry’s First 2nd-generation, 10-Nanometer Class DRAM (https://news.samsung.com/global/samsung-now-mass-producing-industrys-first-2nd-generation-10-nanometer-class-dram)

Samsung’s 2nd-generation 10nm-class 8Gb DDR4 features an approximate 30 percent productivity gain over the company’s 1st–generation 10nm-class 8Gb DDR4. In addition, the new 8Gb DDR4’s performance levels and energy efficiency have been improved about 10 and 15 percent respectively, thanks to the use of an advanced, proprietary circuit design technology. The new 8Gb DDR4 can operate at 3,600 megabits per second (Mbps) per pin, compared to 3,200 Mbps of the company’s 1x-nm 8Gb DDR4.

With these advancements, Samsung is now accelerating its plans for much faster introductions of next-generation DRAM chips and systems, including DDR5, HBM3, LPDDR5 and GDDR6, for use in enterprise servers, mobile devices, supercomputers, HPC systems and high-speed graphics cards.

In addition, the world’s leading DRAM producer expects to not only rapidly increase the production volume of the 2nd-generation 10nm-class DRAM lineups, but also to manufacture more of its mainstream 1st-generation 10nm-class DRAM, which together will meet the growing demands for DRAM in premium electronic systems worldwide.

Hoffentlich entspannt sich der Markt etwas auch wenn ein sich anbahnendes Quasi-Monopol mehr als uncool ist.:frown:

Nightspider

2017-12-20, 12:47:06

Noch schnellere DDR4 Riegel können wir auf jeden Fall gebrauchen.

Und so schnell wird sich im Speichermarkt sicherlich kein Monopol bilden. Etwas langsamerer DDR4 verkauft sich auch super, nicht überall wird der schnellste Arbeitsspeicher benötigt.

Man schaue sich nur mal an was für ultra langsamer RAM meistens in Laptops verbaut wird.

Hübie

2017-12-20, 12:56:31

Das Problem sind ja auch die MC, welche mit diesen hohen Frequenzen km kommen müssen. Quadchannel über 2000 MHz (DDR4-4000) ist pures Glück.

Nightspider

2017-12-20, 13:09:45

Die Coffee Lakes scheinen damit ja theoretisch kein Problem mehr zu haben so lange das BIOS mitmacht.

Unicous

2017-12-20, 13:26:09

Und so schnell wird sich im Speichermarkt sicherlich kein Monopol bilden.

Quasi-Monopol

Wenn es auf einem Markt zwar mehr als einen Anbieter gibt, von denen einer aufgrund eines sehr starken natürlichen Wettbewerbsvorteils eine marktbeherrschende Stellung hat handelt es sich um ein Quasi-Monopol. Es handelt sich um kein echtes Monopol, kommt diesem in seinen Auswirkungen aber nahe.

https://de.wikipedia.org/wiki/Monopol#Quasi-Monopol

Da Samsung in den letzten Jahren schon öfter an der 50% Hürde gekratzt hat, im mobilen Sektor schon bei über 60% liegt, sehe ich das etwas anders.:wink:

Was das für Auswirkungen hat sieht man seit Mitte Ende 2016.:frown:

Nightspider

2017-12-20, 14:08:33

Was sieht man denn?

Hübie

2017-12-20, 14:12:12

Die Grenze ist fließend. Würde jetzt nicht unbedingt sagen, dass wir ein Quasi-Monopol haben da die Preise von den anderen Herstellern unter denen von Samsung liegen (können) und weiterhin Milliarden in neue Fabs gesteckt werden. Allerdings ist die Preisspanne recht nah beieinander.

Unicous

2017-12-20, 15:47:52

Was sieht man denn?

Dass Samsung zum Teil die Konkurrenz bei den Preisen unterbietet, weil sie auch entsprechend Geld in R&D und Produktionsanlagen pumpt. Da mag man erst einmal keine Nachteile erkennen können, aber wenn Samsung diese "Dumpingpreise" wieder einführt, nachdem der Markt sich stabilisiert hat, sieht es u.U. schlecht für Hynix und Micron aus.

Dass die Preise unter Samsung liegen möchte ich dann aber mal gerne quantifiziert haben. Und ich rede nicht vom aktuellen Zustand. Da die Nachfrage nicht ansatzweise befriedigt werden kann (oder will:uponder:) und die Preise sich ca. verdoppelt haben kann man eh nicht von einem normalen Marktgefüge sprechen.

Ist ja nicht so, dass es ähnliche Entwicklungen nicht schon mal gegeben hätte nur mit anderen Vorzeichen. Man muss da nur 16, 17 Jahre zurückblicken. :wink:

Hübie

2017-12-20, 19:02:46

Also wo wir ein Monopol sehen ist ab DDR4-4200. Das dürfte ausnahmslos Samsung sein, die da was anbieten.

Unicous

2017-12-26, 21:21:35

Hmmm, hatte ich nicht vor ein paar Tagen erst genau davon gesprochen? :uponder:

China anti-trust regulator questions Samsung about chip price fixing (http://www.china.org.cn/business/2017-12/23/content_50157479.htm)

China's anti-trust regulator decided to have a talk with Samsung after receiving a slew of complaints from phone makers about price hikes in its memory chips, sources told the 21st Century Business Herald on Thursday.

Industry insiders speculated possible collusion between Samsung and other chipmakers fixing prices. After all, this would not be the first time Samsung was involved in an anti-trust case.
Back in 2005, Samsung pleaded guilty and agreed to pay a fine of 300 million US dollars for participating in an international conspiracy to fix prices in the DRAM market, the US Department of Justice had announced. This fine is the second largest criminal antitrust fine in US history.
From April 1, 1999, to June 15, 2002, Samsung conspired with other DRAM manufacturers to fix the prices of DRAM sold to certain computer and server manufacturers, according to the court file.

Aber was weiß ich schon. ¯\_(ツ)_/¯

Nightspider

2017-12-26, 21:42:27

Wir hatten nicht über illegale Preisabsprachen gesprochen sondern ob Samsung ein Monopol hat und was die Auswirkungen seien. ;)

Und da chinesische Smartphone Hersteller die Märkte mit Smartphones mit 4-6GB und nun 8GB überschwemmen ist es kein Wunder wenn DRAM teurer wurde nachdem Kapazitäten von DRAM zu Flash verlagert wurden.

Unicous

2017-12-26, 22:59:15

Du magst vllt. darüber gesprochen, ich hingegen sprach von der gesamte Kausalitätskette die dazu führt, dass aus einem Quasi-Monopol über kurz oder lang ein Monopol wird.

:rolleyes:

Nightspider

2017-12-26, 23:08:24

Lässt sich hinterher immer leicht sagen obwohl man es nicht geschrieben hat. :tongue:

Unicous

2017-12-26, 23:52:45

Ist ja nicht so, dass es ähnliche Entwicklungen nicht schon mal gegeben hätte nur mit anderen Vorzeichen. Man muss da nur 16, 17 Jahre zurückblicken.
:rolleyes:

Das mit dem 2005er anti trust hatte ich im Übrigen nicht mehr auf dem Schirm, das was um die Jahrtausendwende geschah hatte ich hingegen, wie zitiert, angesprochen.

In Zeiten der Entspannung betreibt Samsung Dumping, in Zeiten hoher Nachfrage konspirieren sie mit den anderen Firmen um die Preise hochzutreiben oder sie zumindest stabil hochzuhalten.

Da du mir nicht glaubst, suche doch einfach nach DRAM price dumping, hiking, cartel. Und immer wieder wirst du den Namen Samsung finden, neben hynix , Infineon und Co.
Ich dachte das wäre allgemein bekannt, aber anscheinend wohl nicht.:rolleyes:

StefanV

2017-12-27, 08:13:59

„Tsubasa“ erinnert mit an den Anime „die tollen Fussballstars“ bei dem am Horizont erst nach 5 min Gelaufe langsam das Tor auftauchte und der Protagonist gedankenverloren minutenlang an seine Freundin denkt während er über die angrätschenden Verteidiger hüpft und mit einem Tigerschussfallrückzieher 1/3 seines Unterschenkelknochen bricht...der Torwart springt zur falschen Seite, stößt sich aber vom falschen Pfosten ab und springt die vollen 5 m zur anderen Seite... ach die 90er und die verrückten Japaner X-D
Tsubase bedeutet aber eigentlich Flügel (im Sinne von das was Vögel haben, nicht Klavier).

Kartenlehrling

2017-12-27, 17:48:51

Was für eine Ironie, Patentklau und Preisdumping vom Chinesischen Staat unterstützt und
nun wollen sie Preisabsprachen bei ausländischen Speicherhersteller überprüfen lassen.

https://www.golem.de/news/dram-flash-speicher-china-wird-wegen-preisabsprachen-aktiv-1712-131868.html
China wird wegen Preisabsprachen aktiv

Hübie

2017-12-28, 02:43:46

Du magst vllt. darüber gesprochen, ich hingegen sprach von der gesamte Kausalitätskette die dazu führt, dass aus einem Quasi-Monopol über kurz oder lang ein Monopol wird.

:rolleyes:

So hab ich es auch verstanden. Nur würde ich jetzt noch nicht sagen, dass wir ein Quasi-Monopol haben. Obwohl ich mich da natürlich täuschen kann. Micron, Hynix und Toshiba könnten den Markt (noch) nicht allein bedienen, wenn Samsung - unrealistischer weise - vom Markt wäre, aber ich schreibe denen jetzt keine marktbeherrschende Stellung zu (obwohl... 46% wie ich gerade sehe (https://epsnews.com/2017/08/18/dram-prices-continue-climb/) ist nicht ohne :D).

Kartenlehrling

2018-01-11, 21:08:59

https://news.samsung.com/global/samsung-starts-producing-8-gigabyte-high-bandwidth-memory-2-with-highest-data-transmission-speed?utm_source=nr_twitter&utm_medium=social
Samsung Starts Producing 8-Gigabyte High Bandwidth Memory-2 with Highest Data Transmission Speed

basix

2018-01-11, 23:27:39

Die neuen HBM Chips sind ca. +50% energieeffizienter pro Gbit/s wie die auf Vega 64 verbauten Chips (1.89GBit/s bei 1.35V). Micron bietet allerdings neu ebenfalls 2.4GBit/s @ 1.2V an.

Der_Korken

2018-01-12, 09:38:35

Die neuen HBM Chips sind ca. +50% energieeffizienter pro Gbit/s wie die auf Vega 64 verbauten Chips (1.89GBit/s bei 1.35V). Micron bietet allerdings neu ebenfalls 2.4GBit/s @ 1.2V an.

Wo kommen die 50% her? Wenn man zugrundelegt, dass der Verbrauch linear mit dem Takt und quadratisch mit der Spannung steigt, hängt der Verbrauch pro Gbit/s nur von der Spannung ab -> (1,35²)/(1,2²) = 1,266.

y33H@

2018-01-12, 09:39:59

1,6 auf 2,4 Gbps bei jeweils 1,2 Volt ist wohl mit +50% gemeint.

basix

2018-01-12, 10:42:46

hier stand mist

dildo4u

2018-02-06, 16:44:49

SK Hynix Lists GDDR6 Memory as ‘Available Now’, Publishes Final Specs

https://www.anandtech.com/show/12345/sk-hynix-lists-gddr6-memory-as-available-now

Nightspider

2018-02-13, 18:28:44

Was schätzt ihr wie lange es noch dauern wird bis wir Stacked Memory (HBM oder Vergleichbar) in Smartphones bekommen werden?
Ich glaube die kranken auch etwas an der Speicherbandbreite.
Wenn ich mir die niedlichen <20GB/s RAM-Bandbreite für CPU und GPU anschaue müssten die SoCs trotz tollen Cache-Architekturen schon ordentlich ausgebremst werden.
Man stelle sich mal ein HBM Stack mit ~200GB/s neben dem SoC vor.

Müssten die GPUs nicht mittlerweile rund Xbox One Leistung bieten?

Die Speicherbandbreite ist ja gerade mal auf PS3/Xbox360 Niveau.

Spätestens die nächste Generation (7nm) dürfte ja dann auch PS4 Niveau erreichen. Diese hat ja 176 GB/s.
Also ich sehe da schon eine gewisse Kluft und bin immer wieder erstaunt das trotzdem noch so viel Grafikleistung und Effizienz aus jeder neuen Generation herausgeholt wird.

Ich könnte mir schon vorstellen das wir in 2 Jahren erste Stacked Memory Lösungen zu sehen bekommen in mobilen Geräten.

Der_Korken

2018-02-13, 18:39:07

Müssten die GPUs nicht mittlerweile rund Xbox One Leistung bieten?

Die GPU in der XBox One lag ungefähr auf dem Niveau einer 7850. Diese Leistung erreicht selbst die neue Raven Ridge APU nur schwerlich (was natürlich auch an der Bandbreite liegt, aber die ist schon deutlich höher als im Smartphone). Diese verbraucht aber allein bestimmt 30W. Im Smartphone unkühlbar und würde den Akku in 30 min leersaugen. Die 200GB/s wird so schnell kein mobiler Chip sinnvoll nutzen können, da die notwendige Rechenleistung einfach nicht in so ein kleines Gerät reinpasst. Die Frage ist also eher weniger, ob stacked memory die theoretisch erzielbare Leistung erhöht, sondern ob man dadurch energieeffizientere Chips bekommt.

ndrs

2018-02-13, 18:45:34

@Nightspier
Stand vor ein paar Jahren hieß es, dass WideIO (welches hauptsächlich von Samsung gepusht wird) der Heilsbringer im Mobile-Bereich werden wird. Da wird der Memory direkt auf die CPU gestackt. 1024bit Busbreite aber niedrige Taktraten. Version 1 und 2 wurden soweit ich weiß in keine kommerziellen Produkte implementiert. In letzter Zeit kam aber nicht viel neues dazu.

Die von dir genannten Übertragungsraten halte ich persönlich für unrealistisch. Da würde wohl das Interface mehr Energie fressen, als der gesamte SoC.

Nightspider

2018-02-13, 18:46:56

AnnoDADDY

2018-02-13, 18:57:56

Die sind meistens im 1 oder 2w Berreich, mehr ziehen die nicht und das begrenzt eben die Leistung.

Locuza

2018-02-20, 11:35:10

Ein interessanter Artikel von der 2018 IEEE Präsentation bezüglich GDDR6-Speicher, mit Architektur-Details, produktspezifischen Strategien und Fertigungsgrößen pro die:
https://pc.watch.impress.co.jp/docs/column/kaigai/1106510.html

Samsung verwendet zwei dies unter einem Package für (den schnellsten?) GDDR6-Speicher, um die Übertragungsqualität zu verbessern:
https://abload.de/img/6_oropmc.jpg

][immy

2018-02-20, 13:02:23

Ich habe mich jetzt grob an der Nintendo Switch orientiert deren Chip ja nur 25% langsamer ist als in der Xbox One (1TF vs ~1,3TF).
Gut der Tegra X1 läuft nicht gerade mit stromsparenden Taktraten aber ist der nicht sogar noch in 16 oder 22nm gefertigt? Bin mir gerade nicht sicher.

Die neusten mobile GPUs von Apple, Samsung und ARM sind doch sicherlich auch effizienter als Vega in diesem <10W Bereich.

Den HBM (Gen3?) könnte man dann sicherlich auch sehr energiesparend bei anfangs 100GB/s betreiben.
Die switch kommt aber nur mit 16-bit Operationen auf 1TF und auch das nur höchst theoretisch.
Und in dem <10W Bereich kommt es natürlich auf Effizienz an. Würde man mit Vega in die Bereiche wollen hätten man ihn wohl komplett anders designen müssen. Letztlich muss der Chip auch die Energie erst mal vertragen können. Bringt nix wenn du so nen kleinen Chip mit >10W fütterst und dieser dir dann zu einem kleinen Klümpchen zusammenschmilzt.

und btw, die switch hat schon eine aktive Kühlung integriert nur um die paar watt wegkühlen zu müssen. Im Normalzustand könnte der Tegra sonst seine Taktraten nicht halten (selbst die mobilen nicht) und würd einfach lustig runter Takten. Natürlich kommt noch der Bildschirm hinzu der ebenfalls nicht zu verachten wäre (von der wärme-Entwicklung). Also so schnell wird es im Mobilen Bereich auch mit Shrinks nichts werden mit wirklich dauerhaft schnellen GPUs. Und besonders bei den shrinks gibt es wohl nicht mehr all zu viele in nächster zeit.

und vergiss nicht das bei HBM die Geschwindigkeit meist nur durch die breite Anbindung kommt. auch hier ist man bei mobilen chips erst mal sehr viel stärker beschränkt als bei anderen. Für 100GB/s bräuchtest du ja schon ein relativ breites interface.

Locuza

2018-04-28, 11:38:16

Class Action Suit Alleges Samsung, Micron And Hynix Colluded On DRAM Supply Causing Price Inflation
https://www.forbes.com/sites/davealtavilla/2018/04/27/class-action-suit-alleges-samsung-micron-and-hynix-colluded-on-dram-supply-causing-price-inflation/#6bd8431017ce

Vielleicht bewegt sich die Preisnadel bei dem "Wahnsinn" mal wieder nach unten.

AffenJack

2018-04-28, 11:56:43

https://www.forbes.com/sites/cdw/2017/09/21/prepare-for-digital-transformation/#ecd6bc81f3d9

Vielleicht bewegt sich die Preisnadel bei dem "Wahnsinn" mal wieder nach unten.

Unwahrscheinlich, im Vergleich zum Mehrgewinn ist das nicht viel. Die Rampreise werden erst 2019 runtergehen, wenn die Chinesen einsteigen.

https://www.anandtech.com/show/12681/chinese-dram-industry-spreading-its-wings-two-more-dram-fabs-ready

Wird zwar am Anfang relativ low-volume sein, aber 3 neue Konkurrenten im Drammarkt sind schon nicht schlecht. Die großen werden da alleine schon deshalb die Kapazitäten erweitern, damit die Chinesen nicht genug Geld für Forschung ohne Staatsgeld haben.

Unicous

2018-04-28, 12:20:41

https://www.forbes.com/sites/cdw/2017/09/21/prepare-for-digital-transformation/#ecd6bc81f3d9

Vielleicht bewegt sich die Preisnadel bei dem "Wahnsinn" mal wieder nach unten.

Der Link führt zu einem anderen Artikel.

https://www.forbes.com/sites/davealtavilla/2018/04/27/class-action-suit-alleges-samsung-micron-and-hynix-colluded-on-dram-supply-causing-price-inflation/

Mal schauen, ob das was der Herr dort als nette quotes raushaut auch unterlegt ist mit starken Beweisen. Die Konzerne werden nämlich immer schlauer wenn es darum geht ihre illegalen Kartelle aufrechtzuerhalten und zu verschleiern.

dildo4u

2018-06-26, 21:57:50

Gipsel

2018-06-26, 22:03:31

Micron Begins Volume Production of GDDR6 High Performance Memory

https://videocardz.com/press-release/micron-begins-volume-production-of-gddr6-high-performance-memory

Interessant das PCB kann weniger komplex sein als mit GDDR5 hätte ich nicht gedacht.Vermutlich meint Samsung Micron das so, daß wenn man eine bestimmte Bandbreite benötigt, man mit GDDR6 statt GDDR5 mit der Hälfte der Speicherchips auskommt und deswegen auch nur halb so viel PCB-Platz benötigt und das Routing der Leitungen einfacher wird (weil man nur halb so viele hat). ;)

dildo4u

2018-06-26, 22:14:15

Ach ich dachte das bezieht sich auf den Verbrauch,kann man sich nicht Layer sparen wenn Chips effizienter sind?

Skysnake

2018-06-26, 22:21:56

Warum sollte man sich da layer sparen können?

Layer brauchst du zum Routing und shealding. Power ist bei den niedrigen Verbräuchen eher kein Thema.

Wenn ist Power eher ein Thema für CPUs/GPUs, wo du mehrere hundert Watt durch ballerst bei vielleicht nicht mal 1V.

Complicated

2018-07-04, 17:09:32

Micron wurde wegen Patenverletzung der Verkauf von 25 Produkten, darunter NAND und DRAM, von einem chinesischen Gerocht verboten. Damit sollten Kapazitäten für AMD und NVIDIA verfügbar werden und der Preis für westliche Firmen fallen.
https://www.bloomberg.com/news/articles/2018-07-03/micron-chip-sales-banned-in-china-on-patent-case-rival-umc-says

Unicous

2018-07-04, 17:33:14

Dir ist aber schon klar, dass in China mehrere Packaging-Fabriken stehen (u.a. eine ehemalige AMD-Fabrik) und viele Firmen dort den Großteil ihrer Produkte herstellen lassen. Im schlimmsten Fall geht die Produktion runter als das irgendwelche Kapazitäten freiwerden.:rolleyes:

Dass als positiv zu verkaufen erfordert schon ein hohes Maß an Chuzpe zumal eigentlich Micron UMC verklagt hat, wie auch aus dem Artikel hervorgeht.

Außerdem geht es nicht nur ums "Verkaufen" sondern auch ums Importieren. Du denkst ja wohl hoffentlich nicht, dass AMD und Nvidia weil sie eine dritte Partei sind um dieses Importverbot herum manövrieren können?:confused:

Complicated

2018-07-04, 17:46:34

ASE(Taiwan) unterliegt nicht der chinesischen Gerichtsbarkeit. Die bauen z.B. Vega.

Setsul

2018-07-04, 19:27:24

Among the remedies it sought was to stop Micron from making, importing or selling the allegedly infringing products and also destroy all inventory and pay compensation. UMC declined to provide a copy of the court’s decision. An official who answered a call to the court’s news office confirmed the existence of an injunction order on Micron, but said details of the ban would not be made public because the case is still ongoing.

Also wenn wirklich alles was Micron momentan in China an DRAM/NAND lagernd hat vernichtet wird, dann hilft das AMD und nVidia nicht im geringsten.

Außerdem glaubst du doch nicht im Ernst, dass die chinesischen Abnehmer dann einfach entscheiden keine Produkte mit DRAM/NAND mehr herzustellen. Die werden sicherlich versuchen von Samsung und SK Hynix zu kaufen. Und die werden sich das sicherlich bezahlen lassen. Das fehlt dann natürlich wieder für den Rest der Welt und dort wird Micron versuchen ihr eigenes Zeug loszuwerden.

Bonusrunde: Micron hat selbst in China, und zwar wirklich China, nicht Taiwan, eine Fabrik für Assembly/Testing.
Also die Preise steigen eher, weil das Angebot noch weiter sinkt.

Die große Frage ist natürlich ob UMC auch an ihrem eigentlichen Sitz in Taiwan klagen, nicht direkt gegenüber auf dem Festland in Fujian, und ob sie dort Recht bekommen. Das Ganze ist natürlich sehr stark politisch belastet.

Complicated

2018-07-04, 19:44:28

Ich denke Micron hat ausreichend Ausweichmöglichkeiten und deren Produktion wird ja weiter laufen. Somit wird der RAM in China teurer, jedoch sicherlich an anderen Orten günstiger, da einfach der chinesische Markt nichts abnimmt.
Cando Corporation liegt auch in Taiwan
http://investors.micron.com/releasedetail.cfm?releaseid=1018120
The acquisition includes the cleanroom and tools that are adjacent to Micron's existing Taichung fab, bringing the company's fabrication and back-end together in one location. The new site will be focused on establishing a centralized back-end operation.

Setsul

2018-07-04, 21:02:30

Ich bezweifle stark, dass Micron einfach so Kapazitäten ungenutzt rumliegen hat.

Und wie gesagt wäre es naiv zu denken, dass der chinesische Markt sich nicht zu helfen weiß. Auch in Korea wächst DRAM nicht auf Bäumen.

Es geht hier um Kapazitäten, die nicht langfristig zugesichert sind, sonst werden weder Samsung, noch SK Hynix, noch Micron AMD und nVidia einfach niedrigere Preise schenken weil sie so gütig sind. Wenn die Kapazitäten aber nicht zugesichert sind, wieso sollten Samsung und SK Hynix dann billiger an westliche Firmen verkaufen, wenn sie auch teuer an chinesische verkaufen können? Damit steigt der Preis für alle. Dadurch nimmt dasv übrige Angebot noch mehr ab und Micron kann wieder ohne größere Probleme verkaufen, selbst wenn sie ihre Preise beibehalten, weil das immernoch billiger ist als Samsung/SK Hynix.

Wenn alles was Micron momentan in China lagern hat vernichtet wird oder zumindest feststeckt und sie Arbeit aus Xi'an verlagern müssen, dann wird für Monate das Angebot erstmal sinken und der Preis steigen. Der DRAM Markt ist ein Oligopol mit Nachfrageüberschuss. Wenn sich das Angebot zusätzlich verknappt, dann ist die Reaktion darauf sicherlich nicht sinkende Preis.
Der Markt funktioniert nunmal so. Samsung und SK Hynic können immernoch frei in China verkaufen.

Complicated

2018-07-04, 21:37:48

Wer teuer an chinesische verkauft anstatt billig an westliche verliert Marktanteile auch wenn er Margen hoch hält. Micron wird ganz sicher aggressiver in den anderen Märkten an der Preisschraube drehen, da sie den ganzen für China gedachten RAM nun in andere Märkte dirigieren. Niemand stoppt die Produktion wenn er eben den größten Markt vor der Nase geschlossen bekommen hat, solange andere das Produkt noch nachfragen. Du sagst es selber, es herrscht Nachfrageüberschuss.

Micron hat nur eine Chance wenn sie nun die Preise in allen übrig gebliebenen Märkten drücken, so dass auch chinesische Unternehmen sich an den Weltmarktpreisen orientieren und Samsung/Hynix nicht allzu unverschämte Aufpreise für den chinesischen Markt aufrufen können. Hier kann Micron indirekten Einfluss auf einen Markt ausüben an dem er nicht teilnehmen darf.

Setsul

2018-07-04, 21:58:23

Wie sollen Samsung und SK Hynix denn Marktanteile verlieren?
An wen?
Nachfrageüberschuss.
Die einzige Möglichkeit wie sie Marktanteile verlieren könnten, wäre wenn sie die Preise so stark hochdrehen, dass ihnen nicht mehr die ganze Produktion abgenommen wird.

Die werden alle paar Jahre wegen Preisabsprachen verurteilt, die werden einen Teufel tun und die Preise senken.
Wenn jemand ein Produkt mit DRAM hat gilt immernoch friss oder stirb. Kauf zu dem Preis oder du kannst nicht produzieren.

Ganz abgesehen davon scheißt man auf Marktanteile wenn man bei weniger Produktion den gleichen Gewinn macht. Marktanteil ist kein Selbstzweck.

Complicated

2018-07-05, 08:21:41

Die Anzeige Möglichkeit wie sie Marktanteile verlieren könnten, wäre wenn sie die Preise so stark hochdrehen, dass ihnen nicht mehr die ganze Produktion abgenommen wird.
Der selbe Effekt ist gegeben wenn Micron seine für China gedachte Produktion erfolgreich deutlich billiger in den restlichen Markt pushen kann. Was ist daran so schwer zu verstehen an diesem simplen Mechanismus? Es gibt eben mehr als nur einen Faktor der das Marktgeschehen und die Preise beeinflusst.

Ich denke nicht, dass es viel abzusprechen gibt wenn jemand aus dem größten Markt verbannt wird. Was Micron mit der Produktion machen wird werden wir ja sehen. Drosseln bedeutet Mitarbeiter zu entlassen in einem Markt der mir alle Produkte abkaufen will. Nachfragemarkt.

Aber gut wir werden ja sehen welche Prognose zutreffen wird und eben auch welche Effekte den größeren Einfluss haben werden.

Setsul

2018-07-05, 10:24:17

Erklär mir diesen simplen Mechanismus.
Wir haben also eine Firma außerhalb von China. Die braucht DRAM. Micron bietet aus unerfindlichen Gründen seinen DRAM billiger an. Logischerweise wird die gesamte Produktion aufgekauft, weil die Nachfrage das Angebot übersteigt. Diese Firma braucht aber immernoch DRAM. Jetzt weigert sie sich von Samsung und SK Hynix zu kaufen, wenn die ihre Preise nicht senken. Der Marktanteil von Samsung und SK Hynix sinkt und die Firma geht bankrott, weil sie nichts produzieren und verkaufen kann.

Stellst du dir das so vor?

Complicated

2018-07-05, 11:06:43

Micron bietet aus unerfindlichen Gründen seinen DRAM billiger an.
Liest du meine Beiträge nicht bevor du antwortest?
Micron hat letztes Jahr seinen Marktanteil von 12% auf 16% erhöht und die Hälfte seines Umsatzes in China gemacht. Die Produktion kann man nun entweder halbieren, oder versuchen diese in den übrigen Märkten zu platzieren. Damit das gelingt muss der Preis deutlich gesenkt werden in den übrigen Märkten. Zumindest so lange, bis Micron genug Marktanteile hat um seine Produktion auf dem Level zu halten. Das ist zumindest das Ziel. Man wird versuchen so wenig Produktion wie möglich runter zu fahren und wird sehen wie gut das gelingt über den Preis.

Setsul

2018-07-05, 11:10:32

Dann lies mal meine Beiträge wieso es keinen Grund dazu gibt.
Es geht eher um den Rest. Erklär mir wieso der Rest passieren sollte.

Complicated

2018-07-05, 11:39:17

Weil es das ist was die chinesische Regierung will. Es hat eine politische Komponente durch den Handelskrieg. Es wird wegen Preisabsprachen ermittelt. Der kleinste der drei großen wird unter Druck gesetzt und es wird die Hintertür mit gesunkenen Preisen angeboten um auch die anderen beiden dann in dem selben Markt unter Druck zu setzen. Da gelten nicht die Regeln des offenen Marktes.

Du schätzt es lediglich anders ein als ich, doch deshalb sind die Gründe nicht "unerfindlich". Wir reden hier ja nicht über eine exakte Wissenschaft.

Setsul

2018-07-05, 14:54:57

Ok, also nochmal.

Erklär mir diesen simplen Mechanismus.
Wir haben also eine Firma außerhalb von China. Die braucht DRAM. Micron bietet aus unerfindlichen Gründen wegen Druck der chinesischen Regierung außerhalb von China seinen DRAM billiger an (ob das jetzt logisch ist sei mal so dahin gestellt). Logischerweise wird die gesamte Produktion aufgekauft, weil die Nachfrage das Angebot übersteigt. Diese Firma braucht aber immernoch DRAM. Jetzt weigert sie sich von Samsung und SK Hynix zu kaufen, wenn die ihre Preise nicht senken. Der Marktanteil von Samsung und SK Hynix sinkt und die Firma geht bankrott, weil sie nichts produzieren und verkaufen kann.

Stellst du dir das so vor?

Unicous

2018-07-05, 16:40:29

Hust, hust.

The preliminary injunction enjoins Micron’s Chinese subsidiaries from manufacturing, selling, or importing certain Crucial and Ballistix-branded DRAM modules and solid state drives in China. The affected products make up slightly more than 1% of Micron’s annualized revenues. Since the fourth fiscal quarter is underway, Micron anticipates that the negative impact to revenue this quarter relating to the injunction will be approximately 1%, and the company continues to expect revenue to be within the previously guided range of $8.0 to $8.4 billion. Micron will comply with the ruling while requesting the Fuzhou Court to reconsider or stay its decision.

http://investors.micron.com/releasedetail.cfm?ReleaseID=1071541

Da werden die Preise wohl ins Unendliche purzeln.:wink::wink::wink:

Complicated

2018-07-05, 17:18:34

Also sitzt Micron nun auf Crucial und Balistix RAM der jährlich 80-84 Mio. USD Umsatz ausmacht, wenn sie die Produktion nicht runter fahren.
Es scheint auch Nvidia härter zu treffen, da GPU-Speicher wohl spezifisch ebenfalls unter den 26 Produkten zu finden ist laut NYTimes:
https://www.nytimes.com/reuters/2018/07/04/business/04reuters-micron-tech-stocks.html
UMC countersued in January, filing a patent infringement lawsuit against Micron in China, covering three areas, including specific memory applications and memory used in graphics cards.
AMD versorgt sich ja bei SKHynix mit HBM und bei Samsung mit GDDR5.

Setsul

2018-07-05, 17:44:44

Ich finde es auch absolut lächerlich wie alle das wieder mit Trump in Verbindung bringen wollen.

Es ist natürlich völliger Zufall, dass Micron dieses Jahr geklagt hat weil laut ihnen UMC die DRAM-Pläne, die sie für Fujian Jin Hua Integrated Circuit entwickelt haben, eben eigentlich von Micron gestohlen hat.
Es ist völliger Zufall, dass Fujian Jin Hua Integrated Circuit gegen Ende diesen Jahres die Produktion hochfahren will.
Es ist völliger Zufall, dass UMC dann in Fujian gegen Micron geklagt hat und behauptet, dass sie sowieso die Patente, die diese Micron-Produkte verwenden, besitzen und deshalb gar nichts geklaut haben können, obwohl sie bis vor kurzem überhaupt nie solchen DRAM hergestellt haben.
Es ist völliger Zufall, dass erst nach der Klage von Micron China eine Untersuchung wegen Preisabsprachen anfängt.

Nein, das liegt alles nur an den eventuellen Strafzöllen.

Bin immernoch der Meinung, dass die Preise erstmal steigen, aber wenn das nur die tatsächlich gestohlenen Produkte/Patente (man darf sich jetzt selbst denken wer von wem), dann geht es um geradezu uralten 32nm DRAM der ursprünglich von Elpida entwickelt wurde. Ist klar, dass das nur ein kleiner Teil von Microns Umsatz ist.

Unicous

2018-07-05, 18:56:02

Meine Fresse, Complicated, wo kommst du denn schon wieder mit deiner Milchmädchenrechnung her und warum lässt du die solid state drives außen vor in deiner "Rechnung". Was willst du uns hier eigentlich erzählen?:rolleyes:

Es gibt eine Art DRAM-Börse, wie bei so gut wie jeder anderen weltweit verfügbaren "Rohware" auch. Wenn Micron Probleme bei der Produktion hat wirkt sich das auf den gesamten Markt aus. Du tust so als wäre das eine lokal bedingte Singularität ohne auch nur einen Hauch an Argumenten für deine hanebüchenen Theorien zu liefern.

Das hier ist offensichtlich eine Retourkutsche gegen ein amerikanischstämmiges Unternehmen, dass sich gegen die chinesischen Verhältnisse "auflehnt". Dummerweise sitzt UMC am längeren Hebel weil sie mit ihrem netten "Joint-Venture" mit dem China-eigenen Unternehmen in einem Boot sitzen und unter einer Decke stecken. China wird also einen Teufel tun hier rechtstaatlich zu handeln.
Ob Micron hier die besseren Argumente hat oder nicht ist hier also wahrscheinlich belanglos. Sie müssen aufpassen, dass China aus Trotz ihnen nicht die Fabs und Standorte enteignet. Wäre nicht das erste Mal. Durch trade ware den Trump gerade angezettelt hat, wird China auch wenig Anreize haben hier "rechtsstaatlich" zu handeln.

Complicated

2018-07-05, 22:42:40

Meine Fresse Unicous, wieso gehen deine rants eigentlich ständig am Thema vorbei?

Zum einen schrieb ich selber über die politische Dimension und zum anderen hast du mit keinem sachlichen Argument deine Meinung begründet meine Spekulationen seien so abwegig wie du es darstellst. Mal wieder heisse Luft und persönliche Angriffe. Du kannst das besser wie ich schon lesen konnte. Ein Diskussionsforum lebt von der Diskussion und dem Meinungsaustausch. Quellen?

Unicous

2018-07-05, 23:12:57

Quellen wofür?:confused:

Ich würde hingegen mal Quellen zu deiner Milchmädchenrechnung sehen (bzw. überhaupt mal wissen wie du auf die Zahlen kommst) und warum echauffierst du dich über angebliches OT wenn du selbst gerade nicht ein Wort zu diesem Thema verloren hast?:confused:

Wie gesagt, wie kommst du auf die Zahlen, warum lässt du SSDs außen vor, wie kommst du auf die Idee, das dadurch die Preise sinken könnten, wenn "China" keine Chips von Micron mehr einkauft... und stattdessen z.B. von Samsung und hynix... und warum hat gerade Nvidia darunter zu leiden?:confused:

Du wandelst von logical fallacy zu logical fallacy. Wenn man dich auf diese offensichtlichen Diskrepanzen ansprichst... lenkst du ab und behauptest man würde vom Thema abkommen. ¯\_(ツ)_/¯

(Im Großen und Ganzen ist das hier eh OT, denn es geht ja eigentlich um "Speicher-Technologien" und nicht um ökonomische Kleinkriege.)

Complicated

2018-07-06, 01:05:01

Warum lasse ich SSDs aussen vor? Ich weiss noch nicht mal welchen Zweck diese Frage im Kontext zu meinem Geschriebenen haben soll. Und wenn du den Thread mal in Ruhe liest wirst du selber fest stellen, dass du mit dem Link zu Microns Presseerklärung neue Informationen eingebracht hast. Zuvor war der Stand der Dinge, dass Micron 50% seines Umsatzes in China macht und es waren nicht die spezifischen Produkte bekannt, welche von der Handelssperre betroffen sind.
Deine Argumentation basiert auf deiner Prämise ich hätte das alles schon gewusst bevor du den Link gepostet hast... also komm mal wieder runter.

Skysnake

2018-08-23, 19:24:47

Weiß jemand zufällig ob es HBM2 irgendwo in einem Produkt schon mit 250GB/s gibt? Also 1000MHz HBM Takt. Das schnellste was ich gefunden habe ist amd mit 945MHz

Linmoum

2018-08-23, 19:33:32

Ja, bei der Radeon Pro WX 8200, die AMD vor knapp zwei Wochen vorgestellt hat. Die erscheint nächsten Monat.

However the memory clock on the WX 8200 is quite curious: it’s not 1.89Gbps like every other full-speed Vega 10 card we’ve seen to date, but rather runs at a flat 2.0Gbps. The end result is that the WX 8200 actually has the greatest memory bandwidth of any Vega 10 card, with 512GB/sec of memory bandwidth.
https://www.anandtech.com/show/13210/amd-announces-radeon-pro-wx-8200

Skysnake

2018-08-23, 20:01:48

Danke :thumbup:

dildo4u

2018-10-19, 13:00:48

][immy

2018-10-19, 13:36:44

Cadence, Micron Update on DDR5: Still On Track, 1.36x Performance Increase Over DDR4 at Same Data Rate

https://www.techpowerup.com/248656/cadence-micron-update-on-ddr5-still-on-track-1-36x-performance-increase-over-ddr4-at-same-data-rate
ui, sollte ich also doch lieber noch 2 Jahre auf ein Upgrade verzichten?

Sieht ja so aus als wenn das die erste DDR-Generation ist, bei der bei gleichem Takt am ende auch mehr raus kommt.

dildo4u

2018-10-19, 13:39:04

[immy;11829773']ui, sollte ich also doch lieber noch 2 Jahre auf ein Upgrade verzichten?

Sieht ja so aus als wenn das die erste DDR-Generation ist, bei der bei gleichem Takt am ende auch mehr raus kommt.
Wenn du Ryzen in Betracht ziehst würde ich auf den AM4 Nachfolger warten,ich sehe kein Szenario wo Zen 2 nicht massiv Bandbreiten limitiert ist.

N0Thing

2018-10-19, 13:41:42

Warum ist denn Zen2 in allen Szenarien massiv bandbreitenlimitiert?

dildo4u

2018-10-19, 13:55:42

Na Computerbase hat doch gemessen das Zen+ mehr durch Speichertuning gewinnt als Intel,was logisch ist da die beiden 4 Kern Module getrennt sind und über der Speicherbus kommunizieren. Wenn die Kerne jetzt mit Zen 2 deutlich schneller werden wird der Speicher zum immer größeren Bottleneck.

https://www.computerbase.de/2018-04/amd-ryzen-2000-test/7/#abschnitt_benchmarks_mit_ddr43466_und_scharfen_timings

unl34shed

2018-10-19, 14:05:21

Das liegt eigentlich doch daran, dass das Infinit Fabric mit Speichertakt läuft. Entkoppelt man es wäre wohl auch das "Problem" vom Tisch.

Deinorius

2018-10-22, 13:44:09

Außerdem, bloß weil Infinity Fabric am Speichertakt hängt, heißt das nicht, dass Zen 2 dennoch (deutlich) leistungsfähiger werden kann, nur, dass ohne dieses Problem noch mehr Leistung da wäre. Frage ist halt, wieviel und wann.

Pirx

2018-12-04, 15:55:13

Wird es eigentlich noch "normale" DDR4-Module mit 32 GB geben und würden diese in den jetzigen Mainboards bzw. mit den jetzigen CPUs laufen?

BoMbY

2018-12-04, 16:20:17

Vermutlich nicht, da DDR5 bereits in den Startlöchern steht - da sollte das mit bis zu 32GB pro Modul von Anfang an überall vorgesehen sein.

BoMbY

2018-12-14, 11:16:58

Hat jemand irgendwo nähere Informationen zu HBM2e gesehen?

Viel finde ich im Moment nicht, aber es wird zum Beispiel in dieser Präsentation von AMD erwähnt:

https://passlab.github.io/mchpc/mchpc2018/Presentation/04_ChallengesFarmahini_mchpc105.pdf

Ist das ein Lückenfüller bis HBM3, oder ist das mehr? Synopsys nennt es ein "future derivative" von HBM2 (https://www.synopsys.com/designware-ip/technical-bulletin/the-dna-of-an-ai-soc-dwtb_q318.html).

basix

2018-12-14, 13:56:16

Sieht man doch auf der Folie? Erhöhte Taktraten auf ca. 3Gbps sowie 16GB pro Stack. Das "e" sehe ich als "enhanced". Vermutlich also mal eine weitere Verbesserung. Lückenfüller wäre schon fast abwertend.

HOT

2018-12-18, 13:18:26

Maximal 12 Stapel = 24GB (also doppelte Dichte) pro Stapel bei 2,4GHz, hab ich so verstanden. 4 Stapel wären dann 1,8 TT/s mit 96GB.

BoMbY

2018-12-18, 13:38:39

Also das aktuelle hier ist scheinbar nicht HBM2e, sondern eine Erweiterung von HMB2:

https://www.golem.de/news/high-bandwidth-memory-jedec-spezifiziert-stapelspeicher-mit-24-gbyte-1812-138299.html

HBM2e scheint wenigstens 2,8 GBit/s zu haben.

HOT

2018-12-18, 13:42:14

Hui, danke. Da tut sich also noch mehr :D. Tjo, das ist mit Sicherheit für künftige GPUs wieder interessant. MMn macht Intel dank EMIB sowieso nur HBM. Damit wäre man dann in der Lage eine Mainsteamkarte mit einem Stack und 12GB zu bringen.

BoMbY

2018-12-18, 13:45:23

Wobei bei Golem auch etwas von "HBMe" steht, aber das scheint sich nicht mit den älteren Folien zu decken, sondern nur das abzubilden was Samsung mit Aquabolt zum Teil schon anbietet?

y33H@

2018-12-18, 13:52:39

Aquabolt hat 2,4 Gbps aber nur 8GB ... mit HBMe gibt's mehr Kapazität/Takt.

BoMbY

2018-12-18, 14:03:05

Aber 2.4 ist bisher nicht Teil des Standards, egal welche Größe, oder? Gut, Samsung listet größere Module bisher nicht auf der Webseite, wobei die da generell auch immer hinterher hinken.

y33H@

2018-12-18, 14:04:52

Ich meine bisher nur 2 Gbps, hab aber von unterwegs die Specs nicht parat.

Leonidas

2018-12-18, 15:18:21

basix

2018-12-18, 19:20:59

96GB GDDR6 überhaupt möglich mit 384bit?
https://www.forum-3dcenter.org/vbulletin/showpost.php?p=11879036&postcount=3

iuno

2018-12-19, 11:05:21

JEDEC bohrt die HBM2-Spezifikation auf: Bis zu 1200 MHz Takt, bis zu 24 GB Speicher pro Stack
https://www.3dcenter.org/news/jedec-bohrt-die-hbm2-spezifikation-auf-bis-zu-1200-mhz-takt-bis-zu-24-gb-speicher-pro-stack
Du vermischst leider schon wieder komplett die Spezifikation mit den Produktlinien der Hersteller. Davon abgesehen, dass es gar keine "HBM2"-Spezifikation gibt, gab es auch vor dem Spezifikationsupdate nicht diese beschriebenen Limits. Wo hast du die Grenzen von einem oder 1/2/4/8 GB pro Stack her? Es gab schon in der 235 ein klares Maximum von 8 channels pro Stack, wobei ein Channel max. 32 Gb bietet, also ein theoretisches Limit von 32 GB pro Stack. Die neue Spezifikation habe ich noch nicht gesehen, mich wuerden aber tatsaechlich die Unterschiede interessieren. Bei der 235A waren das z.B. hauptsaechlich die Pseudo-Channels. Die Unterschiede werden im Anhang idR. gesondert aufgefuehrt. 2,4 Gbps, ok, aber an der Channel-Konfiguration sollte sich ja auch noch was geaendert haben, da in der Kurzbeschreibung tatsaechlich 12Hi-Stacks mit weiterhin nur 8 Kanaelen genannt werden.

Wenn du die Spezifikation da hast, dann schau bitte nochmal genau nach, zumal CB schon wieder hier (oder wo tauchte die Info zuerst auf?) abgeschrieben hat.

96GB GDDR6 überhaupt möglich mit 384bit?
https://www.forum-3dcenter.org/vbulletin/showpost.php?p=11879036&postcount=3
Moeglich ist es schon, es muss halt erstmal jemand GDDR6 Chips mit mehr als 16 Gb bauen (koennen). 8, 12 und 16 Gb waren spezifiziert, wobei ja Samsung jetzt erst seit neuestem 16 Gb baut. 24 und 32 waren vorgesehen, aber noch nicht final. Ich habe jetzt nicht geschaut, ob es schon nachspezifiziert wurde.

BoMbY

2018-12-19, 11:30:18

Die aktuelle Version darfst Du Dir für "günstige" $228 kaufen: https://www.jedec.org/document_search?search_api_views_fulltext=jesd235

Ist eigentlich eine Unverschämtheit, aber naja, ich nehme mal an die Kanäle waren im Prinzip schon immer unabhängig von den Stacks, und sind nur auf der Kommunikationsseite interessant, an der sich scheinbar nichts geändert hat. Hat vermutlich auch was mit der Kompatibilität zu DFI 4.0 auf Controller-Seite zu tun, vermutlich sieht dort ein HBM-Stack-Controller wie ein 8-Kanal DDR Controller aus.

iuno

2018-12-19, 11:56:54

Die Kanaele sind so mit das wichtigste. Jeder Kanal ist eigenstaendig und hat 128 Bit, ein Stack sollte dementsprechend 8 Kanaele haben, damit er die vollen 1024 Bit bietet. Das ist das, was spezifiziert ist, und nicht, dass ein Stack 1024 Bit hat. Das ergibt sich nur aus dem pinout und den Kanaelen. Und wie gesagt gelten die Grenzen der Speichermengen pro Kanal. Wo die einzelnen Kanaele her kommen, war dabei iirc relativ egal, also auch die Stackhoehe. 8Hi hat halt einen Kanal pro Chip, 4Hi zwei.
Ausserdem muss z.B. natuerlich auch die Latenz innerhalb des Kanals gleich sein. Ich weiss nicht, ob das problematisch werden kann, wenn man einen Kanal auf mehrere Chips und Etagen verteilt. Wobei man bei GDDR hat man ja z.B. den clamshell-mode hat, der auch einen 32-Bit (bzw. 16 bei GDDR6) Kanal auf zwei Chips verteilt. Mich wundert nur besonders die "krumme" Angabe von 12Hi bei 8 Kanaelen.

basix

2018-12-19, 12:56:05

Vielleicht einfach die Vorstufe für 16hi Chips. Da das Kapazitäts-Scaling auf Prozessnode-Seite sich mittlerweile sehr langsam fortbewegt oder die Chips dann recht gross werden (24 oder 32 Gbit), ist das Scaling mit den Stacks wohl in Zukunft einfacher und günstiger. Etwas ähnliches haben wir beim NAND-Flash ja schon gesehen. 16 Gbit Chips werden wohl relativ lange der Standard sein und somit relativ günstig. 16hi * 2 GByte * 8 Stacks ergibt 256 GByte an maximalem Speicherausbau. Ich denke das wird der Weg werden für die zukünftigen HPC-Beschleuniger.

BoMbY

2018-12-19, 14:11:23

Also auf allen bisherigen Präsentationen sah das immer so aus als wären die Stacks alle immer identisch angebunden, und prinzipiell würde die Höhe das Stapels da keine Rolle spielen (halt außer bei der Höhe und der Signalqualität). Die Kommunikationskanäle und die Stacks sollten prinzipiell unabhängig sein.

Edit: Siehe z.B. dieses Bild:

https://i.imgur.com/ovgsQfX.png

Was ich mich eher Frage ist, warum nicht z.B. auch 6-Hi definieren? Dann könnte AMD auch z.B. Vega10 mit 12 GB anbieten.

Edit2: Oder auch:

https://i.imgur.com/cOw9InP.jpg

iuno

2018-12-19, 14:31:39

Vielleicht einfach die Vorstufe für 16hi Chips.
Dann koennte man aber auch direkt 16 spezifizieren. Die HBM Spezifikation ist dem, was die Hersteller bauen sowieso immer voraus gewesen.

Also auf allen bisherigen Präsentationen sah das immer so aus als wären die Stacks alle immer identisch angebunden, und prinzipiell würde die Höhe das Stapels da keine Rolle spielen (halt außer bei der Höhe und der Signalqualität). Die Kommunikationskanäle und die Stacks sollten prinzipiell unabhängig sein.
Stacks sind insofern identisch angebunden, da alle bisher gesehenen Stacks ja auch die vollen 8 Kanaele mit 1024 Bit bieten. Wo wilst du aus so einem Schaubild herauslesen, wie die einzelnen Kanaele verteilt sind?

Es ist so, dass z.B. Layer 1 Kanaele 1-2 bereitstellt, Layer 2 Kanaele 3-4 usw. Und wenn man mehr oder weniger layer hat, muss ein einzelner DRAM halt entsprechend weniger oder mehr Kanaele bieten, sonst kommt man nicht auf 8. Dazu gab es auch ein einfaches, beispielhaftes Schaubild im Dokument. Dazu, wie die dann letztendlich durchkonnektiert sind, muss das natuerlich nichts sagen, erst recht, wen ein base die benutzt wird. Der Aufbau ist aber trotzdem klar.

Was ich mich eher Frage ist, warum nicht z.B. auch 6-Hi definieren? Dann könnte AMD auch z.B. Vega10 mit 12 GB anbieten.
Kann ja sein, dass das gemacht wurde, falls die tatsaechlich ueberhaupt was zur moeglichen Hoehe da reingeschrieben haben. Wir wissen es nicht. Ich glaube nicht, dass jemand hier die Spezifikation gelesen hat.

BoMbY

2018-12-19, 15:19:19

Die einzelnen Kanäle sind auf einzelne von den Layern/Modulen verteilt, dabei ist die Zuordnung mehr oder weniger flexibel:

https://i.imgur.com/ixs38Xe.jpg

Von: https://www.hardwareluxx.de/index.php/galerie/komponenten/grafikkarten/skhynix-2genhbm2.html

Bei dem 12-Hi würde das dann wohl wie in dem rechten Beispiel aussehen, nur dass dann jeder Channel auf 3 Module verteilt wird. Für 6-Hi müsste dann jedes Modul in 4 Bereiche geteilt werden, wo dann jeweils drei von den Vierteln von einem Kanal angesteuert werden.

basix

2018-12-19, 15:51:05

Was ich mich eher Frage ist, warum nicht z.B. auch 6-Hi definieren? Dann könnte AMD auch z.B. Vega10 mit 12 GB anbieten.

Vielleicht ist die "Grundmenge" ein 4-hi Stack. Keine Ahnung wie HBM im Detail gestapelt wird, aber vielleicht wird ein 8-hi Stack aus 2x 4-hi Stack zusammengebastelt? Dann macht ein Vielfaches von 4 Sinn. Ist aber vermutlich nicht so. Oder wie im Schaubild der Kanäle von BoMbY dargestellt hat HBM2 2nd Gen pro Die 2-Kanäle. Will man also alle 8x 128bit Kanäle symmetrisch auslasten muss man zwingend Stacks verwenden mit einem Vielfachen von 4 Die. Letzteres halte ich für am Wahrscheinlichsten. Bei HBM2 1st Gen wäre also ein 6-hi Stack denkbar gewesen.

Setsul

2018-12-19, 17:03:48

Also wenn ich mich richtig erinnere gabs die volle Bandbreite erst ab 4 Hi weil man einfach nicht mehr aus den Dies rausbekommen hat. 1 Hi wäre außerdem wenig sinnvoll und 2 Hi mit vollen 256 GB/s aber nur 2GB sind auch nicht so nützlich.

Bei 12 Hi wäre denkbar, dass die Anbindung asymmetrisch ist. Also 4 Channels für 4 Dies wie gehabt und die restlichen 4 Channels für die übrigen 8 Dies.
Oder es sind nur 6 Channels.
12 Hi ist eventuell einfach eine Einschränkung um HBM3 nicht vorzugreifen oder weil die maximale Höhe (das war doch auch spezifiziert?) 16 Hi nicht zulässt und mehr für Kapazität als Bandbreite gedacht.

BoMbY

2018-12-19, 17:15:40

basix

2018-12-19, 17:28:16

Für mich scheint 4, 8, 12, 16, usw. mit symmetrischer Auslastung machbar. Eigentlich gut, dann ist man bei 8+ Stacks nicht mehr an Kapazitätsverdopplung gebunden und kann die SKUs feiner staffeln.

unl34shed

2018-12-19, 19:23:52

Es sind 2 Kanäle pro Speicher Die, die nochmal geteilt werden können (pseudo channel). Wie die aber angebunden sind weiß ich nicht. 2Hi soll aber wohl die volle Bandbreite haben.

https://images.anandtech.com/doci/9969/hbm_pseudo.png
https://images.anandtech.com/doci/9969/sk_hynix_hbm2_implementations_575px.png
https://www.anandtech.com/show/9969/jedec-publishes-hbm2-specification

Setsul

2018-12-19, 20:09:36

Nach außen werden soweit ich das verstehe immer 8 Kanäle zur Verfügung gestellt, aber wie die intern genau geschaltet/verteilt/partitioniert werden ist nicht fest vorgegeben. Es wäre auf jeden Fall schon schlau das möglichst so zu verteilen, dass jeder Kanal möglichst die gleiche, und ebenso die möglichst volle, Bandbreite hat.
8 Kanäle sind nicht vorgeschrieben soweit ich weiß. Die Größe und das Pinout sind natürlich festgelegt, also sind 1 Hi Stacks die nur 256 bit nutzen ziemliche Platzverschwendung, da könnte man sich das Stapeln sparen, aber theoretisch ist es legal.

@unl34shed:
Siehe das Bild, das BoMbY gepostet hat. Wie die Aufteilung dann wirklich aussieht, ist relativ frei.
Soweit ich weiß hat bis jetzt niemand Dies produziert die mehr als 256 bit unterstützen, weil das nur für 2 Hi etwas bringen würde und HBM mit den Kapazitäten kauft keiner.
Theoretisch ist alles legal, 1 Hi mit 1024 bit genauso wie 1 oder 2 Hi mit 128 bit. Bei Samsung kann man sogar nach der Anzahl der aktiven Pins sortieren, obwohl sie natürlich nur 4 und 8 Hi mit den vollen 1024 verkaufen.

Leonidas

2018-12-30, 15:24:47

Du vermischst leider schon wieder komplett die Spezifikation mit den Produktlinien der Hersteller. Davon abgesehen, dass es gar keine "HBM2"-Spezifikation gibt, gab es auch vor dem Spezifikationsupdate nicht diese beschriebenen Limits. Wo hast du die Grenzen von einem oder 1/2/4/8 GB pro Stack her?

Hast Du vollkommen Recht. Deswegen hatte ich diese Meldung am nächsten Tag dannn nochmals ausgebessert.
https://www.3dcenter.org/news/jedec-bohrt-die-hbm2-spezifikation-auf-bis-zu-1200-mhz-takt-bis-zu-24-gb-speicher-pro-stack

rentex

2019-02-14, 14:11:32

Andere Frage zu DDR5: Gibt es schon Hinweise, wann die ersten MBs (Chipsätze) für DDR5 erscheinen sollen?

BoMbY

2019-02-14, 15:45:10

So wie es aktuell aussieht ist mit einer DDR5-Einführung in den Consumer-Markt nicht vor 2020 zu rechnen. Eventuell gibt es vorher was im Server-Bereich, vielleicht ab Mitte dieses Jahres.

HOT

2019-02-14, 17:00:23

Na ja, Vermeer und Icelake setzen sicherlich noch auf DDR4. Also würde das frühestens beim Tigerlake und Zen4 interessant.
Erst mal kommen flächendeckend 16Gbit-Chips auf den Markt.

Mobiltelefone werden sicherlich schon 2020 auf DDR5 setzen.

rentex

2019-02-14, 17:55:37

Ok. Danke für eure Antworten.

Loeschzwerg

2019-02-14, 18:31:51

Cooperlake ist DDR4 und Icelake setzt auf die gleiche Plattform (Whitley; Server). DDR5 kommt mit der folgenden Plattform "Tinsley" (Sapphire Rapids).

IBM könnte mit dem POWER10 vermutlich zu den Vorreitern zählen, sofern dort alles glatt läuft in der Entwicklung.

rentex

2019-02-14, 20:22:15

Reden wir dann von 2021?

Loeschzwerg

2019-02-14, 20:28:27

Nicht ausgeschlossen, zumindest hinsichtlich der Verfügbarkeit von Systemen.

CascadeLake rollt gerade erst auf den Markt, CooperLake frühestens gegen Ende diesen Jahres... IceLake irgendwann ab Q3 2020. Irgendwie müssen und wollen die OEMs dann auch noch ihre Systeme verkaufen. (alles bezogen auf Server natürlich)

rentex

2019-02-14, 20:39:35

Nun gut, danke für deine Antwort. Man darf dann die nächsten Zeit mit DDR4 planen.

basix

2019-02-14, 23:54:26

Ich würde erst mit Zen 4 DDR5 erwarten. Das wäre ebenfalls 2021. Wäre potentiell eine heilige fünfer Allianz: DDR5, AM5, Ryzen Gen 5, PCIe 5.0, 5nm :D

iuno

2019-02-15, 01:19:35

Auch wenn der Chiplet-Ansatz vielleicht auch dafuer sorgen wird, dass man schneller auf neue Fertigung geht, waere ich vorsichtig mit Aussagen wie "Zen 4". Es koennte schon passieren, dass man vorerst mal nur das I/O die tauscht und die alten Chiplets guenstig auf eine neue Plattform (inkl. DDR5) bringt.

HOT

2019-02-15, 07:03:20

Naa sobald man 5nm produzieren kann wird man das auch tun wollen. Ist dank der Chiplets ja auch einfach. Das I/O-Die kann dann eben all paar Generationen erneuert werden

Brillus

2019-02-15, 09:29:19

Naa sobald man 5nm produzieren kann wird man das auch tun wollen. Ist dank der Chiplets ja auch einfach. Das I/O-Die kann dann eben all paar Generationen erneuert werden

5nm sehe ich wenn erst Ende 2021, es kommt ja nun erstmal noch 7nm euch.

HOT

2019-02-15, 11:37:13

5nm geht 2020 für Apple in Massenproduktion. Also wird man innerhalb 2021 auch weitere Produkte damit sehen.

iuno

2019-02-15, 11:50:41

Ich denke einfach, dass die jedes Jahr neue Produkte bringen wollen. Und dass mal ein Jahr dabei ist, das nur eine neue Plattform bringt, mit der Moeglichkeit die alten Chiplets wiederzuverwenden, koennte durchaus passieren. Es ist ja dann immer noch ein besserer Refresh, wie Ryzen 2000, aber mit mehr I/O, schnellerem Speicher oder anderen neuen Features.

Complicated

2019-02-15, 15:56:07

Vor allem wenn man von Preisen auf jetzigen DDR4 Preisniveaus ausgeht.

Dino-Fossil

2019-04-11, 12:07:36

HBM2 vs. GDDR6 - Vor- und Nachteile der jeweiligen Technologie:

https://www.youtube.com/watch?v=J66R3GlzMZY

Skysnake

2019-04-11, 20:37:41

Ein paar Ungenauigkeiten aber an sich ganz brauchbar

BoMbY

2019-04-12, 11:02:47

Da ist ein HBM2e-Produkt:

https://pbs.twimg.com/media/D35uiOCUEAEwBRl.jpg:large

https://twitter.com/david_schor/status/1116451295940857856

BoMbY

2019-04-14, 22:04:36

Noch ein HBM-Produkt:

https://i.imgur.com/UdjR5rph.jpg

Intel’s Spring Crest NNP-L Initial Details (https://fuse.wikichip.org/news/2219/intels-spring-crest-nnp-l-initial-details/)

y33H@

2019-04-14, 22:21:51

Hab vor paar Wochen ein Modul in der Hand gehabt:

https://abload.de/thumb/img_20190319_172641k1jzg.jpg (http://abload.de/image.php?img=img_20190319_172641k1jzg.jpg)

DrumDub

2019-04-15, 11:21:23

Noch ein HBM-Produkt:

https://i.imgur.com/UdjR5rph.jpg

Intel’s Spring Crest NNP-L Initial Details (https://fuse.wikichip.org/news/2219/intels-spring-crest-nnp-l-initial-details/) spannende sache. von dem bfloat16 höre ich das erste mal. diese optimierung geht wohl auf googleinterne tests zurück.

BoMbY

2019-04-15, 11:42:45

Ich denke mal das Patent von AMD bezieht sich auch auf eine Implementierung von so etwas: HYBRID ANALOG-DIGITAL FLOATING POINT NUMBER REPRESENTATION AND ARITHMETIC (http://www.freepatentsonline.com/20190102175.pdf), also könnte das dort auch bald kommen.

Lokadamus

2019-07-10, 11:22:38

Ich denke, das gehört hier rein.
https://www.golem.de/news/emib-trifft-foveros-intel-kombiniert-3d-mit-2-5d-stacking-1907-142445.html
Kommende Designs sollen vertikal und horizontal mit verbesserten Ideen kombiniert werden, die Hersteller sprechen hier von 2.D- und 3D-Stacking.

Unicous

2020-03-27, 21:41:29

Micron to Launch HBM2 DRAM This Year: Finally (https://www.anandtech.com/show/15668/micron-to-launch-hbm2-dram-this-year-finally)

Man hofft ja, dass dadurch die Preise sinken, nur kann ich mir das bei Micron nicht vorstellen.:freak:

Denniss

2020-03-27, 22:00:01

Warum nicht ?
Die hauen ihr DDR4 E-Die ja auch recht günstig raus.

Unicous

2020-03-27, 22:05:53

Micron ist nicht dafür bekannt besonders günstig zu sein. Das hat nichts mit Consumer-Chips zu tun wo man deutlich mehr an den Markt gebunden ist.

Positiv ist auf jeden Fall, dass es mehr Kapazität geben wird und dadurch die Möglichkeit, dass HBM wieder in den Mainstream-Fokus rückt und nicht zur teuren Nischenlösung verkommt. Man bedenke, dass AMD die Vega 56 theoretisch für 400 Dollar verkaufen wollte.:wink:

unl34shed

2020-03-27, 23:42:35

Mining Hype hat nichts mit HBM Preisen zu tun...

Unicous

2020-03-28, 00:01:05

Du missverstehst was ich meine. Die Vega 56 hat AMD mit 400 Dollar angepreist. Ich bin mir ziemlich sicher, dass AMD da nicht wirklich viel Kohle gemacht hat. Das Package war teuer, der Chip vergleichsweise riesig, 8GB HBM, das war AMDs Versuch HBM zum Mainstream-Durchbruch zu verhelfen und es ist in die Hose gegangen.

Durch den Mining-Hype haben wir diese Preise dann so gut wie nicht gesehen und danach hat AMD eingesehen, dass sie bei der derzeitigen Marktlage, dem Aufkommen von GDDR5X und dann GDDR6, nicht in der Lage sind diese Preise mit HBM aufzurufen. Jetzt haben wir Navi 10, der eine deutlich höhere (Gaming-) Leistung bietet und genauso viel kostet. ;)

Wir werden sehen ob der Einstieg von Micron etwas ändert, ich wage es momentan zu bezweifeln.

Zumal die Begehrlichkeiten im professionellen Sektor in Bezug auf HBM deutlich gestiegen sind. Es gibt mittlerweile mehr FPGA-Lösungen mit HBM als "Consumer"-GPUs, das Volumen ist vergleichsweise gering, dafür genehmigen man sich da gerne mal 32GB HBM auf dem Package.:freak: