Chips übereinander stapeln mit Hightechkleber (IBM/3M)

[dildo4u]

If you want to make processors 1,000 times faster, you’re going to need some serious technology, right? That would be the conventional wisdom. But 3M and IBM have unlocked a secret low-tech shortcut.

The companies found a much simpler way to hit that elusive goal — not by creating some spectacular new circuitry or using exotic quantum mechanics, but with the invention of a new variety of a mundane substance: glue.

This is not just any glue. It’s an adhesive that dissipates heat so efficiently that layer upon layer of chips can be stacked on top of each other into silicon “towers” up to 100 layers high, glued together with this special adhesive that keeps things cool. The result? Faster chips for computers, laptops, smartphones and anything else that uses microprocessors.

With IBM supplying its microprocessor and silicon expertise and 3M contributing its super-cool adhesive, the two companies aim to stack together processors, memory chips and networks into monster “skyscrapers” of silicon they say will be 1,000 times faster than today’s fastest processor.

http://mashable.com/2011/09/09/breakthrough-the-secret-to-making-processors-1000-times-faster-video/

Pressemeldung von IBM

http://www-03.ibm.com/press/us/en/pressrelease/35358.wss

Angeblich ab 2013 für die Produktion bereit.

Video

http://www.youtube.com/watch?v=rbj5vrXulD0&HD=1

http://8.mshcdn.com/wp-content/uploads/2011/09/new-glue-could.jpg

[FeuerHoden]

Schön und gut dass der Kleber die Abwärme so gut zum darüber liegenden Layer trägt, aber dann addiert sich die Abwärme doch trotzdem nach oben hin durch die einzelnen Layer, oder?

Und es gibt überhaupt keine Informationen darüber wieviel Watt an Abwärme pro Layer erzeugt werden und welche Rechenleistung die einzelnen Layer haben sollen. Auch darüber wie die einzelnen Layer untereinander verbunden sind schweigt man sich aus. Kann dann jeder Layer nur mit seinem darunter und darüber liegenden Nachbar Daten austauschen oder sollen die das alle untereinander können?
Und wenn Ende 2013 die Produktion stehen soll, was ich für ungewöhnlich zeitnah halte, dann sollten die ungefähren Spezifikationen ja jetzt schon feststehen, oder?

[Spasstiger]

Chips werden heute schon geklebt, das ist bei Stacking und auch anderen Packaging-Technologien ganz normal. Die Neuerung von diesem Kleber ist die angebliche Zahl von bis zu 100 Lagen.
Through-Silicon-Vias sollen wohl für die elektrische Anbindung und Wärmeableitung sorgen, solche sind zumindest im Video von IBM angedeutet. Wird ja heute auch schon bei Stacked-DDR2-RAM für z.B. Smartphones genutzt.

[dildo4u]

@FeuerHoden

Kommt drauf an man könnte z.b massig 4Core ARM's verbauen und im Server Bereich bekommt man denk ich auch 300-400Watt mit extremer Luftkühlung weg macht man bei den Dual GPUs ja eh schon.

[Nightspider]

Ne, die Abwärme subtrahiert sich. :rolleyes:

Aus dem Video geht zumindest nicht hervor, ob die Layer untereinander elektrisch verbunden werden.
Wenn nicht, wäre das ganze imo recht nutzlos, außer um Platz zu sparen.


Bei dieser Technologie wird die Bandbreite hingegen extrem gesteigert:
http://www.notebookcheck.com/Intel-Wird-Ivy-Bridge-als-erste-CPU-mit-integriertem-Grafik-RAM-ein-Game-Changer.43699.0.html

Aber wenn Silikon auf die Chipoberfläche verteilt werden soll, fällt es mir schwer vorzustellen wie man da noch Kontaktierungen hinzufügen will.

[Spasstiger]

Du kannst nicht einfach 300-400 Watt Verlustleistung in so einem Stack generieren, wenn du die Wärme nicht schnell genug von innen nach außen bekommst. Auch der Kleber selbst versagt irgendwann, wenn immer wieder große Temperaturwechsel auftreten, weil sich Silizium und Kleber unterschiedlich ausdehnen.
Ohne konkrete Produktankündigungen mit Spezifikationen (in dem Fall konkrete Halbleiterpackages) ist die News recht wenig aussagekräftig.

Aber wenn Silikon auf die Chipoberfläche verteilt werden soll, fällt es mir schwer vorzustellen wie man da noch Kontaktierungen hinzufügen will.
Durch eine Silizium- und Kleberschicht durch Laserbohren oder Plasmaätzen, dann die Vias galvanisch mit Kuper füllen.
Siehe auch http://de.wikipedia.org/wiki/Damascene-Prozess.
Die Variante mit dem Laserbohren steht dort nicht drin, aber ich hab selbst genug derart angefertigte Vias untersucht. ;)

[Gipsel]

Ist jetzt nicht ganz genau das Thema, aber hängt schon damit zusammen. Es gibt ein Foto eines GPU-Prototypen mit stacked DRAM auf einem Silicon Interposer (http://semiaccurate.com/2011/10/27/amd-far-future-prototype-gpu-pictured/).

http://semiaccurate.com/assets/uploads/2011/10/AMD_Interposer_SemiAccurate.jpg

Mal sehen, wann wir das auf dem Markt zu sehen bekommen und wie breit dann die Speicher-Anbindung sein wird.

Spekulationen dazu: http://www.forum-3dcenter.org/vbulletin/showthread.php?p=9006927#post9006927