Boards mit PCIe-Switch für Sandy/Ivy

[Gast9t99]

Das 'corpus delicti' ;) :

http://www.plxtech.com/images/products/expresslane/87xx.gif

Der Hersteller Gigabyte arbeitet an einem 'Super-Board' (GA-Z77X-UP7):
http://www.computerbase.de/news/2012-06/gigabyte-stellt-high-end-mainboard-mit-z77-chip-aus/
; auf welchem offenbar einer dieser Chips zum Einsatz kommt.

Hat jemand Erfahrung oder kann mir erklären, wie sich so eine PCIe-Switch auf die PCIe-Performance auswirkt? Sandy und Ivy sind ja äußerst dünn bestückt im Bereich PCIe 3.0. Mehr als eine Grafikkarte mit 16 Lanes ist ja nicht möglich. Der Z77 von intel kommt ebenfalls nur mit Minimalstausstattung in diesem Bereich daher.

Wie viel läßt sich mit so einer PCIe-Switch da noch nachträglich am CPU-Design reparieren?

Zusatzfrage: Wenn ich tatsächlich nur vorhabe eine Grafikkarte zu installieren - wie würde sich so ein vorgeschalteter Switch auf die Latenzen auswirken?

Der Hersteller gibt auf seiner Homepage Latenzen von bis zu ~140ns für die 3.0-Chips an:
http://www.plxtech.com/products/expresslane/switches

Wie sind diese Werte einzuordnen?

[Coda]

Die PCIe-Bridge bringt nur in seltenen Fällen was wenn PCIe 2.0 GPUs verwendet werden, sonst ist das ein reines Placebo.

Ansonsten ist sie durch die erhöhte Latenz eher abträglich für die Performance. DAU-Verarsche halt.

[YfOrU]

Eine PCIe Bridge macht eigentlich nur in Kombination mit einer IB CPU (PCIe Gen3) überhaupt Sinn.

Die volle Bandbreite der 16 PCIe3 Lanes wird praktisch von keinem einzelnen Device benötigt und dementsprechend kann eine flexiblere Aufsplittung als von Intel vorgesehen durchaus zweckdienlich sein (dGPU, RAID-Controller, Thunderbolt etc.). Das sind aber wie bereits oben erwähnt Ausnahmefälle.

[AnarchX]

Theoretisch sollte sich die Maximalbandbreite erhöhen, wenn die Geräte direkt über das Switch kommunizieren können. Zum Beispiel Daten vom PCIe--Raidcontroller zur externen Thunderbolt-Festplatte übertragen.

[Gast9t99]

Einige scheinen davon auszugehen, daß es sich hier um einen Brückenchip handelt. Das würde ich jetzt allerdings ausschließen. Eine Brücke wird afair eingesetzt, um zwischen unterschiedlichen Bussystemen zu vermitteln (ein Beispiel: PCI <-> ISA). Hier scheint es sich jedoch 'lediglich' um eine reine Switch zu handeln, wie sie möglicherweise auch auf vielen HDMI-fähigen Grafikkarten zum Einsatz kommt (GPU & Audio-Chip teilen sich dort ja ebenfalls das PCIe 16x-Interface).

Mich würde interessieren, ob jemand weiß wie das intern gelöst ist. Die CPU hat ja nur 16 PCIe 3.0 Lanes. Der Chip ermöglicht (wenn ich es richtig deute), daß diese 16 festen Lanes (je nach Chip) an bis zu 48 weitere Lanes weitervermittelt werden. Man kann also sagen, daß auf der einen Seite des Chips die CPU mit 16 Lanes angebunden ist, während auf der anderen Seite bis zu 3 Slots mit 16 Lanes angebunden sind.

Wie genau funktioniert das? - Ich bin fast überzeugt, daß Tools wie GPU-Z bei 3 verbauten Grafikkarten dann bei jeder Grafikkarte PCIe Gen 3 @ 16 Lanes meldet. Wenn nun simultan alle 3 Karten die Bandbreite ihres Interface voll nutzen müssen, dann kann das doch gar nicht klappen. Bzw. die Karten würden dann doch bei optimaler Verteilung der Datenpakete nur noch eine Bandbreite von jeweils 16/3 haben. Das wäre zwar weniger als PCIe 2.0 @ 16 Lanes. Aber immernoch mehr als PCIe 2.0 @ 8 Lanes.
Aber wie sieht es mit den Latenzen aus und Dingen wie QoS? In einem anderen Thread hatte GloomY unlängst erwähnt, daß Dinge wie QoS möglicherweise nicht funktionieren:
"Wenn ein PCI-Express Link mit einem switch aufgespalten wird (s.u.), dann gibt es QoS nur jeweils auf den Teilstücken, aber nicht im Gesamten."
http://www.forum-3dcenter.org/vbulletin/showpost.php?p=9326619&postcount=21

Auf der einen Seite könnte ich es mir vorstellen, daß so ein Chip Vorteile bietet, weil man so im Nachhinein entscheiden kann, wo man seine Grafikkarte einbauen möchte. Aber sobald man dann mehrere Geräte an diese 'Switch' hängt (zB. eine PCIe-Soundkarte), dann ist imho doch mit Latenzen durch 'Switchvorgänge' zu rechnen.

Wie sieht das aus, wenn der Hersteller dort eine Latenz von bis zu ~140ns für seinen Chip angibt? Ist das der einmalige 'Switchvorgang', oder fallen diese zusätzlichen Latenzen bei jedem Datenpaket an? Addiert sich das eventuell sogar?

Für Leute die wirklich 3 PCIe-Karten nutzen wollen, könnte es Vorteile bringen so eine Switch zu nutzen. - Aber wie sieht es aus, wenn man nur eine Grafikkarte nutzt? Würde die dann komplett durchgeschleift oder fallen hier ebenfalls erhöhte Latenzen durch den Chip an?

[bdschnei]

Ich habe hier ein Asus P8Z77-WS, das 4 PCIe3.0x16 Ports via Switches an den Z77 Chipsatz anbindet; Logisch sieht das für 2 GTX680 dann z.B. so aus:

http://www.abload.de/img/p8z77wsnvidiaslibridgza75n.png

Wie ist das eigentlich bei einer GTX690 gelöst? Werden da die 2 Grafikkerne auch via Switch an den einen PCIe3.0x16 Port angebunden?
Gibt's eine einfache Möglichkeit, die Latenz zu messen (evtl. via CUDA?)