Diskussion zu: nVidia zeigt neue langfristige Tegra- & GPU-Roadmaps

[Leonidas]

Link zur News:
http://www.3dcenter.org/news/nvidia-zeigt-neue-langfristige-tegra-gpu-roadmaps

[Hvoralek]

Die Grafik zum stacked RAM sieht für mich nicht so aus, als wolle Nvidia den RAM auf der GPU anbringen. Intel hat so etwas zwar mit CPUs vor, aber das hier sieht anders aus.

Die Grafik (http://www.3dcenter.org/dateien/abbildungen/nVidia-Volta-GPU-with-stacked-DRAM.jpg) zeigt ziemlich eindeutig RAM-Chips, die aufeinander gestapelt werden sollen - Das gelbe Ding oben in der Mitte. Und auf der Platinenskizze sieht man deutlich, dass mehrere solcher "RAM-Stapel" neben der GPU selbst angebracht werden sollen. Die liegen aber nicht auf der GPU.

[Leonidas]

Richtig, richtig. Wird gefixt.

[OBrian]

wahrscheinlich ist das überhaupt nichts, mit dem sich Nvidia beschäftigt. Stacked RAM soll ja sowieso in Zukunft kommen, so will man einfach größere Kapazitäten pro RAM-Baustein schaffen. Das gilt für normalen DDR4-RAM auf dem Mainboard, aber dann natürlich auch für Grafik-RAM (falls dafür DDR4 nicht reicht, eben "GDDR6" oder sowas).

Die von Hvoralek verlinkte Grafik suggeriert, daß die RAM-Bausteine direkt in das Package der GPU integriert werden, also ein MCM. Das dürfte die Signallaufzeiten verbessern und das Platinendesign stark vereinfachen, aber prinzipiell ist das nichts Neues, sowas könnte man jetzt schon machen bzw. hätte man auch vor zehn Jahren schon machen können.

Ich denke, die haben "stacked RAM" einfach nur als Schlagwort danebengeschrieben, weil es cool klingt und damit da überhaupt was steht. Eigentlich wollen sie ja offenbar darüber gar nichts sagen. Den Codenamen ohne weitere Details kann man sich ja eh in die Haare schmieren. Das bedeutet praktisch nur, daß Nvidia plant, auch in einigen Jahren noch zu existieren und Chips zu bauen.

[AnarchX]

http://www.youtube.com/watch?v=BYJ1-XQzHx4

Ab Minute 5 spricht Jensen ziemlich deutlich von einem Silizium Interposer, auf welchem Speicher (wohl Memory-Cubes) und GPU nebeneinander sitzen.

[Spasstiger]

Die von Hvoralek verlinkte Grafik suggeriert, daß die RAM-Bausteine direkt in das Package der GPU integriert werden, also ein MCM. Das dürfte die Signallaufzeiten verbessern und das Platinendesign stark vereinfachen, aber prinzipiell ist das nichts Neues, sowas könnte man jetzt schon machen bzw. hätte man auch vor zehn Jahren schon machen können.
MCMs mit DRAM und Prozessor auf einem Package gab es auch schon vor einigen Jahren im großen Stil, siehe den eDRAM der Xbox 360.
Kürzere Signallaufzeiten sind zwar ein Vorteil in Bezug auf die Latenz, aber für die Bandbreite nützen sie nur bedingt.
Der Hauptvorteil des Silizium-Interposers ist, dass man den Speicher extrem breit, d.h. mit vielen Leitungen anbinden kann, weil man die Leitungen sehr fein strukturieren kann. Und die Through-Silicon-Via-Technik (TSV), die erst allmählich Einzug in die Fertigung hält, erlaubt das Stapeln von DRAM-Chips bei Beibehaltung der breiten Anbindung. Bislang werden gestapelte Chips ja noch am Rand mit Drahtbonds angebunden, wodurch die Anzahl an möglichen Leitungen natürlich begrenzt ist.
Die Kombination aus einem Silizium-Interposer und Stacked-DRAMs mit TSVs erlaubt sehr hohe Datenbreiten (z.B. 4096-Bit-Speicherinterface auf GPU-Seite) in Verbindung mit großen Speicherkapazitäten.

[Gipsel]

Link zur News:
http://www.3dcenter.org/news/nvidia-zeigt-neue-langfristige-tegra-gpu-roadmaps
Übrigens hatte nV beim Echelon/Einstein-Projekt von 10nm gesprochen, was auf frühestens 2018 bzw. die Generation Maxwell+2 hingedeutet hat. Und wirklich offiziell ist der Name Einstein ja auch nie gefallen, daß ist Bill Dally nur mal bei einem Vortrag rausgerutscht.

[Konami]

MCMs mit DRAM und Prozessor auf einem Package gab es auch schon vor einigen Jahren im großen Stil, siehe den eDRAM der Xbox 360.
Kürzere Signallaufzeiten sind zwar ein Vorteil in Bezug auf die Latenz, aber für die Bandbreite nützen sie nur bedingt.
Der Hauptvorteil des Silizium-Interposers ist, dass man den Speicher extrem breit, d.h. mit vielen Leitungen anbinden kann, weil man die Leitungen sehr fein strukturieren kann. Und die Through-Silicon-Via-Technik (TSV), die erst allmählich Einzug in die Fertigung hält, erlaubt das Stapeln von DRAM-Chips bei Beibehaltung der breiten Anbindung. Bislang werden gestapelte Chips ja noch am Rand mit Drahtbonds angebunden, wodurch die Anzahl an möglichen Leitungen natürlich begrenzt ist.
Die Kombination aus einem Silizium-Interposer und Stacked-DRAMs mit TSVs erlaubt sehr hohe Datenbreiten (z.B. 4096-Bit-Speicherinterface auf GPU-Seite) in Verbindung mit großen Speicherkapazitäten.
... Und was genau hat nun Stacked DRAM mit der MCM-Unterbringung zu tun? Erstmal gar nichts, oder? (Abgesehen davon, dass auf Volta beides kombiniert wird)
Verstehe daher nicht ganz Leos Vergleich von Volta mit Haswell und Spielekonsolen.