Mischfertigung auf Wafern?

[=Floi=]

Hallo
der neue intel chipsatz wird ja auch in 22nm gefertigt und da bin ich auf die idee gekommen, dass man ja auch noch in der randzone eines wafers kleinere und simplere chips unterbringen könnte. wäre es überhaupt möglich unterschiedliche chips auf einem wafer zu fertigen, wenn der benötigte prozess der gleiche ist?

[Tesseract]

machbar wär das sicher, aber wohl teurer als reine monokulturen. so groß ist der unterschied zum rand hin nicht. die probleme der statistisch hohen fehlerrate auf großen chips hat man in der mitte genauso.

[Die_Allianz]

muss ja auch gesägt werden der Wafer, das wird dann schwierig mit unterschiedlich großen chips drauf ;)

[[OGC]Schimpi]

Gibts im Prinzip schon lange, Stichwort "multi-project wafer":
http://en.wikipedia.org/wiki/Multi-project_wafer_service

Benutzen bei uns an der Uni einige Institute, um Kosten beim prototyping zu sparen. Welche Foundrys das aktuell anbieten, kann ich nicht sagen. Ob es aktuell Mischformen gibt, bei denen der größte Teil des Wafers für High-Volume Fertigung verwendet wird, ebenfalls nicht.

[Brillus]

Schimpi;9731089']Gibts im Prinzip schon lange, Stichwort "multi-project wafer":
http://en.wikipedia.org/wiki/Multi-project_wafer_service

Benutzen bei uns an der Uni einige Institute, um Kosten beim prototyping zu sparen. Welche Foundrys das aktuell anbieten, kann ich nicht sagen. Ob es aktuell Mischformen gibt, bei denen der größte Teil des Wafers für High-Volume Fertigung verwendet wird, ebenfalls nicht.

Sind weniger Founderys das sind Firmen die Quasi mehrere Designs als ein großen machen und dann fertigen lassen und dann die Chips nochmal klein sägen.

Einfallen tut mir z.b. die hier http://www.europractice.com/

[Immortal]

Sind weniger Founderys das sind Firmen die Quasi mehrere Designs als ein großen machen und dann fertigen lassen und dann die Chips nochmal klein sägen.

Einfallen tut mir z.b. die hier http://www.europractice.com/

Hmm, nee, Europractice entspricht eher dem, was Schimpi vorher gesagt hat... das ist die Organisation, die gegenüber den Foundries und übrigens auch den EDA-Software-Herstellern als "Kunde" auftritt und für die angeschlossenen Unis die Verträge aushandelt. Selbst fertigen tun die nix. Da hätte ich fast mal gearbeitet, lang lang ist's her. Wenn sich das nicht geändert hat, ist das bei den Rutherford Labs aufgehängt.

Zu meinen Uni-Zeiten haben wir viel mit AMS (Austria Mikro Systeme) gearbeitet, sowie mit einer Firma, denen Namen man m.W. immer noch nicht nennen darf. ;D Ich glaube, zumindest im Uni-Bereich ist da bei den Foundries auch son bißchen Idealismus im Spiel. Richtig rechnen tut sich das wegen der minimalen Stückzahlen wohl nicht bzw. war wohl sogar eher ein Verlustgeschäft. Der bewußte Hersteller wollte dann auch deswegen ungenannt bleiben, weil sie sehr besorgt waren, daß andere Leute auf die Idee kommen könnten, sie würden sowas offiziell anbieten. Die EDA-Software bekam Europractice auch immer zum Freundschaftspreis.

In der Industrie macht man sowas übrigens auch, bei uns nennt sich das "shared reticle", aber das ist wohl das gleiche wie MPW. (Komisch, an der Uni haben wir auch MPW gesagt.) Macht man hauptsächlich für Testchips, welche mit Produkten sind mir aber auch schon untergekommen.

Und um zur ursprünglichen Frage zurückzukommen... ;) soweit ich weiß, werden Chipsätze eher in nicht ganz so neuen Technologien gefertigt, deswegen wäre wohl auch das vom TE genannte Szenario unrealistisch. Vermutlich rechet sich die geringere Fläche nicht gegenüber den höheren Maskenkosten? Oder sie nehmen die neuesten Sachen lieber für CPUs, wo sie mit dem Preis so richtig hinlangen können? Oder so.

[Skysnake]

Das ist viel zu teuer in aktueller Fertigung. Mann hat jeweils 1 design pro Maske/Fertigungsschritt, auf der Maske können natürlich mehr als ein Chip sein, man wird für den Rand aber keine Extra Maske benutzen.

Die Fertigungskosten hängen sehr stark an den Durchlaufzeiten der Chips durch die Produktion. Da will man also keinen Schritt mehr, als unbedingt nötig.

[drkohler]

Soweit ich mich erinnere, ist die Defektrate auf einem Wafer nicht konstant, sondern nimmt zum Rand hin stark zu. Irgend Etwas an den Rand hinzuqetschen würde von Vorn herein viel Ausschuss produzieren..

[NiCoSt]

das macht aus meiner Sicht keinen Sinn und würde nur probleme produzieren.

Bei der Chipfertigung reden wir eh über mehrere Zehntausend Wafer pro Monat. D.h. wenn ein solcher hypotetischer "Rand Chip" gebrauch werden würde, würde man ihm einfach eigene Wafer widmen. Das wäre die wirtschaftliche Seite.

Unterschiedliche Strukturdichten führen dann bei allen möglichen Prozessschritten zu Homogenitätssproblemen - allein schon wenn ich an Endpunktfindungen denke - , d.h. hier wäre massives Engineering erforderlich. Das kann man dann lieber den dedizierten Wafern widmen ;)

[Coda]

Das ist völlig üblich und sehr wohl auf für 28nm möglich:
http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm

[Zephyroth]

Für's Prototyping wird so ein MPW (Multi Product Wafer) verwendet, für die Serienfertigung nicht mehr...

Grüße,
Zeph

[john carmack]

Hallo
der neue intel chipsatz wird ja auch in 22nm gefertigt und da bin ich auf die idee gekommen, dass man ja auch noch in der randzone eines wafers kleinere und simplere chips unterbringen könnte. wäre es überhaupt möglich unterschiedliche chips auf einem wafer zu fertigen, wenn der benötigte prozess der gleiche ist?


dachte in 32nm... Quelle?

[NiCoSt]

Das ist völlig üblich und sehr wohl auf für 28nm möglich:
http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm

MPWs sind aber keine richtigen Chips. Der Kunde bekommt eher soeine art techdemo und kann schauen ob die Vorgaben halbwegs matchen.