Diskussion zu: Grundsätzlicher Aufbau von AMDs Zen-Serverprozessoren offengelegt

[Leonidas]

Link zur News:
http://www.3dcenter.org/news/grundsaetzlicher-aufbau-von-amds-zen-serverprozessoren-offengelegt

[Lowkey]

"HyperThransport"

[Ben Carter]

Ob sie dann beide Kerne auf einen Interposer setzen?

[Gast]

Bei einem MCM in einem solchen Aufbau brauchst wieder eigene Programmierschnittstellen, denn die ersten 16 Kerne sind voll angebunden die anderen über einen Umweg wie HTP. Das führt schon zu Latenzen auf der CPU wobei man eine Art Cache-Kohärenz auch gewährleisten, was dann nur über Filter oder Organisations- oder Extraverzeichnissen gelöst werden müsste.

Seinen wir doch mal ehrlich, GF kann weder ein kostengünstiges Design fertigen, dass in der Fläche Intels 28 "nativ" angebundenen Kernen gleichkommt und AMD hat keine Kohle mehr, den Ausschuss der bei einer solchen Fertigung entstehen würde, zu verkraften. Da frimmelt man sich zurecht, wie es einem am besten finanziell passt.

Zen wird im HPC Bereich genauso unbedeutet bleiben wie die FX Reihe. Die Latency die schon innerhalb der CPU entsteht (von einem 16xDie zum anderen 16xDie) braucht wieder extra Programmierungsaufwand und Verzeichnisstrukturen den/die niemand will.

Ja die tolle Zen Architektur. Viel Wirbel um nichts würde ich behautpen. Auch die gesteigerte IPC von ca. 40% hängt hinter der von Intel derzeitigen, im Markt befindlichen zurück und was die noch bringen werden bis Zen wirklich erscheint, darüber reden wir lieber nicht.

AMD werden es nie lernen, von meiner wegen befinden die sich in einer ziemlichen Sackgasse was eine sinnvolle Entwicklung betrifft. Verkomplizierter Aufwand der sich nicht lohnt und den auch niemand so richtig will, siehe HBM (Interface und Bandbreite) im GPU Bereich, was man nicht ansatzweise auslastet und damit auch nicht braucht. Alles irgendwie immer nur Wunschdenken von AMD.

[OBrian]

das wäre jedenfalls wahrscheinlicher, weil es schon Folien in die Richtung gab (Stichworte Zeppelin, Greenland usw.). Für MCM spricht jedenfalls nichts, und erwähnt wurde es schon gar nicht.

[MrSpadge]

Nen Si-Interposer nimmt man aus Kostengründen nur, wenn man muss. Bei HBM hätte man sonst die Leitungsdichte nicht hinbekommen. Solange AMD mit zweistelligen GB/s Übertragungsraten zwischen den Chips auskommt (und das ist schon ganz schön viel), geht das auch mit herkömmlichen multi-chip-modules.

Ne Alternative wäre noch etwas, wie Intel letztens angekündigt hat: nur ein Teil des klassischen Package wird in einem aufwändigeren Prozess hergestellt und für die schnellen Verbindungen zwischen Chips genutzt. Der Rest ist ein normales Package. Wenn das klappt, ist's sicher günstiger als ein kompletter Si-Interposer.

MrS

[Knuddelbearli]

Der 8 Kerner könnte sehr wohl wie bei Intel teil deaktiviert sein.

1 Chip 16 Kerner ohne IGP ( aber mit Verbindungen um über Interposer eine anzubinden siehe die Server APU ) Quad Channel

und ein 6 Kerner mit IGP Dual Channel

wäre ihmo am sinnvollsten. Nativer 6 Kerner um im Mainstream mehr als Intel anbieten zu können. 8 Kerner wäre aber fürs Butter und Brot Geschäft der 4 Kerner dann aber zuviel Ausschuss.

[Knuddelbearli]

Bei einem MCM in einem solchen Aufbau brauchst wieder eigene Programmierschnittstellen, denn die ersten 16 Kerne sind voll angebunden die anderen über einen Umweg wie HTP. Das führt schon zu Latenzen auf der CPU wobei man eine Art Cache-Kohärenz auch gewährleisten, was dann nur über Filter oder Organisations- oder Extraverzeichnissen gelöst werden müsste.



Das doch Unsinn. Im Prinzip ist das doch einfach Dualsocket mit deutlich gesenkten Latenzen da auf dem Interposer statt 2 Sockel. AMD muss nur dafür sorgen das das richtig vom OS erkannt wird. Und für den Markt wo der sicherlich gedacht ist ist das 0 Problem.

[MrSpadge]

Das doch Unsinn. Im Prinzip ist das doch einfach Dualsocket mit deutlich gesenkten Latenzen da auf dem Interposer statt 2 Sockel. AMD muss nur dafür sorgen das das richtig vom OS erkannt wird. Und für den Markt wo der sicherlich gedacht ist ist das 0 Problem.
Jep: alles was es dafür extra braucht ist ein BIOS, das dem NUMA-aware OS (alle Großen seit ca. Mitte 2000) die Konfiguration mitteilt. Klar kann man mit angepasster Programmierung manchmal noch ein paar % herausholen, das ist aber bei Intel mit mehreren Sockeln genau das gleiche.

MrS