Diskussion zu: Exakte Chipflächen zu AMDs Ryzen/Epyc und Intels Skylake-X/-SP ...

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/exakte-chipflaechen-zu-amds-ryzenepyc-und-intels-skylake-x-sp-prozessoren-ermittelt

[OBrian]

Intel hat so zwar höhere Kosten pro Die und auch höhere Kosten dadurch, daß sie extra Die auflegen, AMD bestreitet ja von Mainstream bis HPC alle mit einem Die. Aber man muß eben dabei auch bedenken, daß Intel wahnsinnig viel mehr Stückzahlen raushaut. Was bei Intel die "limitierte Sonderedition" für einen kleinen Teilmarkt ist, ist bei AMD schon die gesamte Produktionsmenge.

Und entscheidend ist ja, auf wieviele Chips man die irren Entwicklungskosten umlegen kann. Würde AMD auch solche Diegrößen und so viele verschiedene Dies bauen, würden sie mit jedem verkauften Chip Verlust machen müssen, um ihn überhaupt loszuwerden.

Insofern ist Intel immer noch nicht ernsthaft im Nachteil, dieser Umstand sollte nur für AMD gereichen, überhaupt konkurrenzfähig zu werden.

[drkohler]

Macht das wirklich Sinn, einfach n-Dies nebeneinander zu fotoshoppen? Der 32Kerner hätte dann zB vier unabhängige Speicherdekoder/Busse gegenüber dem 8Kerner - was er in der Realität sicher nicht hat...

[OBrian]

bei AMD meinst Du? doch, sicherlich. Threadripper und Epyc sind ja keine eigenen Dies, sondern das sind Multi-Chip-Packages mit zwei oder vier normalen 8-Kern-Dies, so wie sie in jedem Ryzen drin sind. Insofern ist wirklich alles bis auf den allerletzten Transistor komplett doppelt bzw. vierfach vorhanden, d.h. statt zwei eben vier bzw. acht Speicherkanäle, entsprechend mehr PCIe-Lanes usw., auch mehr USB-Controller, auch wenn die in den Servervarianten sicherlich unwichtig sind und größtenteils nicht angeschlossen werden dürften.

Es wird ja auch noch gerätselt, ob dieser Ansatz nachteilig für die Performance ist, weil die Kerne von unterschiedlichen Dies sicherlich nicht so gut miteinander kommunizieren können wie die direkt nebeneinanderliegenden innerhalb eines Dies. Gibt ja auch schon Unterschiede, ob der andere Kern im gleichen 4-Kern-Cluster liegt oder im anderen.

Jedenfalls ist es absolut nicht falsch, die 8er Dies aneinanderzukopieren, wenn man einfach die verbaute Siliziumfläche verdeutlichen will, sondern genau richtig. Aber die mit der Fläche exponentiell steigende Schwierigkeit (und damit die Kosten), solche Dies funktionierend herzustellen, wird natürlich falsch dargestellt, das muß man also immer dazu sagen.

[Loeschzwerg]

@Leo: Bitte auf die Terminologie achten, es gibt bei SKL-SP keinen MCC mehr. Ja, ist nur der Name, aber deswegen sollte man dennoch bei den gültigen Bezeichnungen bleiben.

LCC, HCC (MCC bei BDW-EP), XCC (HCC bei BDW-EP).

[Gast]

Sehr schön.

Und wie bekommt intel jetzt 12 Kerne in ein 10-Core-Die?