Was macht Intel mit den 775 Pins?

[Eusti]

Intel will ja bekantlich Anfang 2004 den Socket von 478 auf 775 Pins ändern. Was denkt Ihr, warum Intel dieses machen will? Was will man mit den zusätzlichen 300 Pins? Mir eingefallene Theorien:

a) Integration des Speichercontrollers (weil man am XP64 sieht, das dieses was bringt)
b) Einbau einer 64bit Befehlserweiterung (ebenfalls ähnlich dem XP64)
c) 300 Pins für zusätzliche Stromleitungen
d) Einbau von Speichercontroller, 64bit Befehlssätzen und Stomleitungen
e) Was ganz anderes...

[Exxtreme]

- Garantierte Inkompatibilität zu den alten Sockeln. *eg*

Es könnten auch Masseleitungen, sein welche nötig werden wenn man den Takt nach oben schraubt.

Hmm, auch ein integrierter Speichercontroller wäre IMHO möglich.

[mapel110]

Originally posted by Exxtreme
- Garantierte Inkompatibilität zu den alten Sockeln. *eg*


der einzige grund ! imo !!

[BlackBirdSR]

Originally posted by mapel110


der einzige grund ! imo !!

Masseleitungen..
so viele wie möglich, und so nah an den Stromzufuhrleitungen wie möglich.

Eventuell braucht man die Alle noch gar nicht mit den ersten CPUs, aber bei den kommenden kann man gar nicht genug haben.. es sei denn der Kostenfaktor ist der Wichtigste.

Wenn ich für mein Stromsignal nicht gleich nebenan eine Ausgangsleitung habe, bahnt sich mein Strom eben selbst einen Weg durch den Chip und geht irgendwo wieder nach aussen.

Je mehr Cache, Takt und Stromaufnahme, desto wichtiger.

[YfOrU]

die 64 bit extensions brauchen keine extra pins
interner speichercontroller definitiv zu 100% nein
denn intel will eine zeit lang s478 und s775 nebenher
laufen lassen. bei beiden wirds die gleichen cpus geben
(0.09µ Prescott )
die meisten sind sicher masse "pins" (wobei es ja eigentlich
kein PGA mehr sein wird sondern ein LGA design)

[Endorphine]

Wurde auch langsam mal Zeit für ne Weiterentwicklung, die den Anforderungen der Gegenwart und Zukunft besser Rechnung trägt. Der Sockel 478 stammt noch vom Mobile P3-M. Beim P4 hat er dann ganze drei Kerngenerationen durchgemacht, war ursprünglich beim P3 auf 100 MHz ausgelegt und taugte mit FSB800 sogar für 200 MHz.

Quelle: Extremetech
Tejas uses a 775-contact pinless Land Grid Array (LGA) that far exceeds the 478 pins used on the Pentium 4, and Prescott. However, the additional pins were required for the additional I/O and power requirements of Tejas, the documents say.

Socket Land Grid Array 775:

[Eusti]

Originally posted by YfOrU

interner speichercontroller definitiv zu 100% nein
denn intel will eine zeit lang s478 und s775 nebenher
laufen lassen. bei beiden wirds die gleichen cpus geben
(0.09µ Prescott)Ich denke, das ist kein Argument, denn Intel hat ja schon gesagt, das man die Pins am Anfang nicht braucht, sondern schon mal beim Prescott mit der Umstellung anfängt, damit die Socket-Lieferanten Ihre Produktionsfabriken fliessend umstellen können. So können die erst langsam beginnen, den neuen Socket zu produzieren und mögliche Probleme bei einer punktgenauen Umstellung können vermieden werden.

[Kakarot]

According to revelations' of ExtremeTech , INTEL would have decided to give up traditional Socket BGA which we have known for several years with the profit of a packaging LGA (Land Grid Array) composed of 775 contacts. This type of connection CPU/mother chart makes it possible significantly to reduce the EMI (Interferences electromagnetic) which are formed on the level of the Pin/Socket contact in the current configurations. It should not however not be imagined that this type of contact is more robust than the tiny pines which equip the CPU Socket 478 current. Indeed, least the dégat with the contact induces a good processor for the dustbin... We gathered some information in order to better include/understand than is the LGA:

Bild dazu im post darunter.

The CPU "is thus taken in sandwich" between the squanderer and the mother chart. According to INTEL, this type of interconnection is essential to reach the frequencies of operations of Tejas. Likewise, it seems that Prescott will also adopt this format at the time of the Prescott/Tejas transition.

[Kakarot]

...dazu:

[Kakarot]

Originally posted by exxtreme
- Garantierte Inkompatibilität zu den alten Sockeln.*eg*
Originally posted by mapel110
der einzige grund ! imo !!

imo - nicht! :smokin:

[BlackBirdSR]

sieht sehr stark nach ner Menge L3 Cache für den einige Prescott Versionen aus.
Da würden sich die extra Pins schon bezahlt machen.

[Endorphine]

Originally posted by BlackBirdSR
sieht sehr stark nach ner Menge L3 Cache für den einige Prescott Versionen aus.
Da würden sich die extra Pins schon bezahlt machen.
Glaube ich nicht. Ein Kollege hat mal vermutet, dass der Prescott einfach nur ein Banias mit aktiviertem HT sein wird. Das ist IMHO gar nicht so abwegig.

Und L3-Cache - wozu? Der PSB wird doch immer weiter geweitet. Bald gibts PSB1066 und dann steht schon wieder PSB1200 an. Eine Verdreifachung der CPU-I/O Bandbreite in nur vier Jahren.

DDR-II wird dann ordentlich hochgetaktet das Potenzial ausschöpfen können. Ein grosser L3-Cache wäre beim Xeon sehr sinnvoll, bei einer Desktop-CPU pure Verschwendung.

[BlackBirdSR]

Originally posted by Endorphine

Glaube ich nicht. Ein Kollege hat mal vermutet, dass der Prescott einfach nur ein Banias mit aktiviertem HT sein wird. Das ist IMHO gar nicht so abwegig.

Und L3-Cache - wozu? Der PSB wird doch immer weiter geweitet. Bald gibts PSB1066 und dann steht schon wieder PSB1200 an. Eine Verdreifachung der CPU-I/O Bandbreite in nur vier Jahren.

DDR-II wird dann ordentlich hochgetaktet das Potenzial ausschöpfen können. Ein grosser L3-Cache wäre beim Xeon sehr sinnvoll, bei einer Desktop-CPU pure Verschwendung.

Banias? modifizierter P3 Core als Prescott? lol, nicht wirklich.

Der L3 Cache deswegen weil anscheinend eine Menge I/O Buffer dafür im Core sitzen.
Und wie ich sagte, L3 Cache bei einigen Prescott Versionen.
Intel kann für einen Xeon nicht einfach den Core umbauen, also sind die notwendigen Features dafür wohl jetzt schon enthalten.

Überhaupt erwarte ich mir sehr viel vom Prescott.
Alleine die Aussage von Intel der Taktversatz läge nur bei 7ps ist schon erstaunlich fals korrekt.

[Endorphine]

Originally posted by BlackBirdSR
Banias? modifizierter P3 Core als Prescott? lol, nicht wirklich. Kein "lol", der Banias basiert auf dem P4-Kern.

[BlackBirdSR]

Originally posted by Endorphine
Kein "lol", der Banias basiert auf dem P4-Kern.

ich kann hier mehrere Links posten, oder du suchst am besten selber nach Banias und Core.

Er ist kein P4 Kern, und während Intel darauf besteht dass es eine komplett neue Architektur ist, so liegt der Schluss sehr viel näher dass er auf dem P6 Kern basiert. Natürlich modifiziert.

Aber wender Netburst noch TraceCache, double pumped ALUs, etc sind im Banias vorhanden.
Seit Oktober 2001 meldet z.B Inquirer schon steht für Intel fest dass man nicht den P7 Kern nimmt.

[Endorphine]

Originally posted by BlackBirdSR
ich kann hier mehrere Links posten, oder du suchst am besten selber nach Banias und Core.

Er ist kein P4 Kern, und während Intel darauf besteht dass es eine komplett neue Architektur ist, so liegt der Schluss sehr viel näher dass er auf dem P6 Kern basiert. Natürlich modifiziert. Bis jetzt sind ausschliesslich Spekulationen online. Gewissheit gibt es keine. Ich sage, er basiert auf dem P4-Kern. Eine Spekulation. Du sagst P3-Kern, was aber genau so eine Spekulation ist.

Links wissen auch nichts mehr als ich und du, es sei denn, sie verweisen direkt auf Webseiten von Intel.

Edit:
Ich glaube einfach nicht, dass Intel den bis aufs äusserte ausgereizten P6 noch mal aufwärmen will. Das ist in meinen Augen völlig absurd. Da ist praktisch kein Potenzial für die Zukunft mehr da. Fotos vom Die werden's dann ja zeigen, was drinsteckt.

[BlackBirdSR]

Originally posted by Endorphine

Edit:
Ich glaube einfach nicht, dass Intel den bis aufs äusserte ausgereizten P6 noch mal aufwärmen will. Das ist in meinen Augen völlig absurd. Da ist praktisch kein Potenzial für die Zukunft mehr da. Fotos vom Die werden's dann ja zeigen, was drinsteckt.

was du glaubst, ist da eigentlich nicht wichtig.
Hier geht es nicht darum dass Intel wieder etwas aufwärmt was vergangen ist.

Mal meine Ideen warum es ein P6 Core sein könnte.
Fakt ist dass Banias in Israel Entwickelt wurde.., das Team hat eben schon Erfahrung mit dem P6 Core.
Weiterhin gehen die Entwicklungen am Banias schon eine Weile, und der P7 war damals nicht gerade ein sicherer Kandidat für eine low power CPU.

Es wurde innerhalb des Microprocessor Reports berichtet, dass Intel für Banias einen modifizierten P6 Core nutzen wird. Und Intel wäre auch nicht abgeneigt einige Features des P4 zu integrieren, namentlich z.B den FSB des P4, was man auch getan hat.

Desweiteren hat man mit dem P6 Core einen ausgereiften, verstandenen hoch optimierten Core, bei dem man genau weiss was man ändern kann.
Sachen wie MicroOps Fusion sprechen nicht gerade von einem Trace Cache.
Ein P7 Core ohne Trace Cache? nein..
EIn P7 Core ohne double pumped ALUs? nein..

Du sagst der P6 wäre aufs Äusserste ausgereizt?
Vielleicht was den P3 angeht, aber die Architektur hatte auch viele Probleme und Macken die man optimieren und verbessern kann. Siehe die Sprungvorhersage des Banias die eine der Besten sein soll.

Der erste P7 wurde angeblich gecancelt weil das zweite Design Team von Intel bereits eine 64Bit CPU in der Mache hatte..
der neue P7 sollte vorallem eines bringen: Taktrate und Leistung.
für low power war er nie ausgelegt.

Der P6 dagegen verbaucht im Vergleich geradezu lachhafte Mengen an Strom, und einen großen teil davon auch nur durch Leckströme.
Ein besserer Prozess, neue Prozesstechnologien, neues Layout und Routing, und der Core geht eben nochmal ein paar hundert MHZ weiter.
Die Pipeline Länge bremst weniger als es den Anschein hat.
Das sieht man auch beim K8 und K7.

Die wichtigsten Vorraussetzungen für eine low Power CPU sind ein ausgereifter Prozess, mit einem Layout dessen Eigenschaften man perfekt kennt.
Niedriger Spannung und niedriger Taktrate.

Kein P7 kann dies erfüllen. Der P6 dagegen performed auch bei niedriger Taktrate sehr schnell, er hatt Bereiche in denen man optimieren kann, und ein besserer Prozess senkt den Stromverbauch noch mehr.
Ein großer Cache und eine große Hitrate sind ein weiteres Kriterium.
Ein großer OnChip Cache belastet das ganze System weniger als eine CPU die öfter den Speichercontroller und Speicher nutzen muss.
Deshalb auch 1MB, und die verbesserte Sprungvorhersage mit max möglicher Hitrate. (bald 2MB Dothan)
Der P6 Core ist sehr klein, und 1MB Cache kommen billiger als bei einem P4.
Der FSB des P4 sorgt zusammen mit den 2x64b Cachelines dass pro Zugriff mehr Daten übertragen werden als beim 133MHZ FSB mit 2x32b Cache lines.

Am Schluss müssen sicherlich einige In Depth tests zeigen was nun unter der Haube steckt.
Aber diese Punkte und die vielen Berichte im Internet zum Banias = mod. P6 Core, lassen mich einfach daran festhalten dass man nur einen P6 Core nutzen konnte.

[Desti]

L3 Cache wirds wohl sein:
http://www.chip-architect.com/news/2003_03_06_Looking_at_Intels_Prescott.html

[robbitop]

@Blackbird
imho wird der Prescot (leider) kein P6.
Denn mit den angepeilten Taktraten sieht das stark nach P7 aus.
Die sind auf Taktraten aus nich auf Verbrauch und ProMhz Leistung.
Den P6 Core netzen die sich so wie du sagtest mit der Pentium-M Reihe.

[Crazytype]

desweiteren sind die stufen zwischen den architekturen sehr "fließend" da eis keine richtigen redisings gibt sondern nur weiterentwicklungen.

[robbitop]

naja das ist unter den Kernen richtig (P6 Pentium Pro bis P3) und P7(Willamate - kA)..aber der P7 Core war eine echte neuentwicklung, wie auch der K7 Core. Das was du meinst gilt generell nur im VPU/GPU bereich

[HOT]

Was spricht dagegen eine Neuentwicklung zu verstossen, wenn die alte im Grunde besser ist?
Sicher würde Intel NIE zugeben, zumindest net jetzt, dass sie zurück zum P6-Core gehen. Denn damit hätte man den P7 Core von sich aus drastisch abgewertet.
Ich denke jedenfalls, dass sowohl der PPro-P3 recht nah an der optimalen CPU x86 waren. Für den Athlon gilt dasselbe. Der P4 war zugunsten des überlegenen Fertigungsprozesses seitens Intels ein Kompromiss, der sich aber im Verhältnis zum K8 sehr nachteilig auswirken könnte.
Die grosse Abhängigkeit der Speichergeschwindigkeit und der hohe Takt macht denke ich kostentechnisch für Produzent und Konsument zunehmend uninteressant. Vor allem da man sich in Anbetracht des Hammerspeicherinterfaces noch mehr anstrengen müsste. Dieser ist ja noch anspruchsloser an den Speicher als ein K7, da er von sich aus kürzere Verzögerungen bietet.
Intel hat sich ja endgültig von RAMBUS abgewendet, ich denke, auch das ist kein Zufall.

[Spake]

sicherlich der P4 ist kein Cpu der wenig abwärme produziert aber bei seinem core wurden viele sachen entfernt und verändert um hohe taktraten zu ermöglichen

insofern wurden wohl viele ideen des P7cores in den Banias übernommen aber auch ideen des P6

aber ob man dem Banias jetzt nur einen Core zuordnen kann ist eine ganz andere frage zumal auch ganz neue technologien benutzt wurden

viele ideen des Banias werden ja auch für den prescott benutzt damit man die leistungsaufnahme reduzieren kann und ihn hoch takten kann

[BlackBirdSR]

Originally posted by Spake
sicherlich der P4 ist kein Cpu der wenig abwärme produziert aber bei seinem core wurden viele sachen entfernt und verändert um hohe taktraten zu ermöglichen

insofern wurden wohl viele ideen des P7cores in den Banias übernommen aber auch ideen des P6

aber ob man dem Banias jetzt nur einen Core zuordnen kann ist eine ganz andere frage zumal auch ganz neue technologien benutzt wurden

viele ideen des Banias werden ja auch für den prescott benutzt damit man die leistungsaufnahme reduzieren kann und ihn hoch takten kann

dabei muss man immer zwischen: Layout, Prozess und Architektur Modellen/Ideen unterscheiden.

[Spake]

Originally posted by BlackBirdSR
dabei muss man immer zwischen: Layout, Prozess und Architektur Modellen/Ideen unterscheiden.

sollte ja auch nett aufzeigen wo die vorteile sind und welche das sind
waren nur ein paar beispiele wieso der banias nicht nur P6 Core ohne P7 und umgekehrt ist

[HOT]

Originally posted by Spake


sollte ja auch nett aufzeigen wo die vorteile sind und welche das sind
waren nur ein paar beispiele wieso der banias nicht nur P6 Core ohne P7 und umgekehrt ist

Hat der P7 überhaupt einen gravierenden Vorteil gegenüber dem P6? Ausser Taktoptimierungen mein ich? Ich denke nicht wirklich.

[BlackBirdSR]

Originally posted by HOT


Hat der P7 überhaupt einen gravierenden Vorteil gegenüber dem P6? Ausser Taktoptimierungen mein ich? Ich denke nicht wirklich.

Peformance bei Streaming, SSE2, Skalierung mit mehr Speicherbandbreite, Skalierbarkeit über mehrere Jahre, erweiterbar da erst am Anfang der Archiutektur etc..

also ich denke schon

[Desti]

Originally posted by BlackBirdSR


Peformance bei Streaming, SSE2, Skalierung mit mehr Speicherbandbreite, Skalierbarkeit über mehrere Jahre, erweiterbar da erst am Anfang der Archiutektur etc..

also ich denke schon

SSE2 würde ich nicht zur P7 Architektur zählen, es ist eine Extension die in jede x86 Architektur übernommen werden kann. (K8).

[Muh-sagt-die-Kuh]

Originally posted by robbitop
@Blackbird
imho wird der Prescot (leider) kein P6.
Denn mit den angepeilten Taktraten sieht das stark nach P7 aus.
Die sind auf Taktraten aus nich auf Verbrauch und ProMhz Leistung.
Den P6 Core netzen die sich so wie du sagtest mit der Pentium-M Reihe. Er redet die ganze Zeit von Banias, nicht von Prescott. ;)

[Muh-sagt-die-Kuh]

Originally posted by Desti


SSE2 würde ich nicht zur P7 Architektur zählen, es ist eine Extension die in jede x86 Architektur übernommen werden kann. (K8). Den Befehlssatz selbst vielleicht nicht, die Art wie das ganze ausgeführt ist schon. Die SSE2 Einheitem beim P7 Core sind darauf ausgelegt, der x87 FPU Arbeit abzunehmen....man vergleiche nurmal Lighwave ohne SSE2 gegen Lightwave mit SSE2 auf einem P4.

[Desti]

Originally posted by Muh-sagt-die-Kuh
Den Befehlssatz selbst vielleicht nicht, die Art wie das ganze ausgeführt ist schon. Die SSE2 Einheitem beim P7 Core sind darauf ausgelegt, der x87 FPU Arbeit abzunehmen....man vergleiche nurmal Lighwave ohne SSE2 gegen Lightwave mit SSE2 auf einem P4.

Jede Ext. hatte doch bisher die Aufgabe eine andere Einheit zu entlasten, MMX, 3dnow, sse, altivec(apfel), aber die Entlastung ist doch bei jeder CPU-Architektur die selbe, SSE2 entlastet beim P7 genauso die FPU wie beim k8, deswegen kann ich da irgendwie keinen direkten Zusammenhang zu einer bestimmten Gesammtarchitektur erkennen.
Lediglich die Gewichtung der Ext. in den verschiedenen Architekturen sind ziemlich unterschiedlich, währen der K7/8 auch ohne SSE(2) eine hohe FPU Leistung bringt ist dies beim P7 ja eher nicht so der Fall.

[BlackBirdSR]

Originally posted by Desti


SSE2 würde ich nicht zur P7 Architektur zählen, es ist eine Extension die in jede x86 Architektur übernommen werden kann. (K8).

der P55C Core hat MMX eingeführt, hat die P55C Architektur nun damit einen Vorteil oder nicht gegenüber den standard Pentium1?
MMX mag nicht auf diesen Core beschränkt sein.. aber es gehört zur Architektur.

3dnow wurde mit dem K6-2 eingeführt. hat dieser Cpre nun damit ein wichtiges Feature mehr als der K6?

selbiges gilt für SSE2.. es ist nur eine Befehlsextension, aber mit SIMD Einheiten und eignen Registern.
Es gehört zur Architektur dazu.

Ich sage jetzt bestimmt auch nicht, dass eine ALU oder ein Trace Cache nicht zur P7 Architektur gehören da sie in jede CPU übernommen werden können. Insofern kann ich deiner Ansicht nicht zustimmen.

[Muh-sagt-die-Kuh]

Originally posted by Desti


Jede Ext. hatte doch bisher die Aufgabe eine andere Einheit zu entlasten, MMX, 3dnow, sse, altivec(apfel), aber die Entlastung ist doch bei jeder CPU-Architektur die selbe, SSE2 entlastet beim P7 genauso die FPU wie beim k8, deswegen kann ich da irgendwie keinen direkten Zusammenhang zu einer bestimmten Gesammtarchitektur erkennen.
Lediglich die Gewichtung der Ext. in den verschiedenen Architekturen sind ziemlich unterschiedlich, währen der K7/8 auch ohne SSE(2) eine hohe FPU Leistung bringt ist dies beim P7 ja eher nicht so der Fall. Ich meinte damit eigentlich die Tatsache, dass die x87 FPU beim P4 bewusst recht schwach ausgelegt ist (FXCH hat z.B. keine 0 Latenz mehr, für den Rest siehe unten) und SSE2 als Ersatz dienen soll. Beim K7/8 ist das, wie du selbst schon sagtst, anders. Deswegen ist die SSE2 Einheit meiner Meinung nach ein elementarer Bestandteil des P7 Cores.

http://www.aceshardware.com/Spades/read.php?article_id=15000198

[Spake]

"Ich meinte damit eigentlich die Tatsache, dass die x87 FPU beim P4 bewusst recht schwach ausgelegt ist (FXCH hat z.B. keine 0 Latenz mehr, für den Rest siehe unten) und SSE2 als Ersatz dienen soll. Beim K7/8 ist das, wie du selbst schon sagtst, anders. Deswegen ist die SSE2 Einheit meiner Meinung nach ein elementarer Bestandteil des P7 Cores."

stimmt scho

schätze beim k8 bringt sse2 niocht so viel wie beim p7
sein design ist immerhin auf hohe effizienz pro takt und auf eine dauerauslastung ausgelegt

[Crazytype]

man könnte auch fragen, warum der k8 754 pins hat...

edit: deine schätzung ist falsch gibt test des k8 mit und ohne sse2 und mit waren es 6% mehr bei selben takt was ziehmlich viel ist.

[Muh-sagt-die-Kuh]

Originally posted by Crazytype
edit: deine schätzung ist falsch gibt test des k8 mit und ohne sse2 und mit waren es 6% mehr bei selben takt was ziehmlich viel ist. Ich schätze mal, damit meinst du die SPEC CPU 2000 Werte der c´t. Dieser rohe Wert ist allerdings erstmal nutzlos ohne Vergleichszahlen eines P4.
Hat jemand vielleicht SPEC CPU 2000 Werte eines P4 parat,einmal mit und einmal ohne SSE2 (Hardwaremässig kann man es nicht abschalten, aber man kann schliesslich den intel Compiler dazu zwingen es nicht zu nutzen ;) )? Ich bin im Moment zu faul zum Suchen...

[Endorphine]

Originally posted by Muh-sagt-die-Kuh
Hat jemand vielleicht SPEC CPU 2000 Werte eines P4 parat,einmal mit und einmal ohne SSE2 (Hardwaremässig kann man es nicht abschalten, aber man kann schliesslich den intel Compiler dazu zwingen es nicht zu nutzen ;) )? Ich bin im Moment zu faul zum Suchen...
Mit SSE2-Compileroptimierung:
http://www.spec.org/cpu2000/results/res2002q4/cpu2000-20021202-01876.html

Edit: Link berichtigt.

[BlackBirdSR]

Ich würde die Spec Werte mit SSE2 eher differenziert betrachten.

Intel gibt an dass nur ca 5% mehr Leistung rausgeholt werden kann, da es sehr schwer ist Vektorcode zu produzieren.
Das gilt allerdings nicht zwnagsläufig für Skalar SSE2.

Und gerade an diesem Punkt ist der P4 nicht viel schneller als mit seiner FPU alleine, während der K8 hier fast das 4x theoretisch auf die Wage bringt.

[Muh-sagt-die-Kuh]

Originally posted by Endorphine

Mit SSE2-Compileroptimierung:
http://www.spec.org/cpu2000/results/res2002q4/cpu2000-20021202-01876.html

Edit: Link berichtigt. Das sind die Werte mit Optimierung, was ich jetzt gerne hätte wären die Werte ohne -QxW Flag.

[Crazytype]

naja aber so schlecht wie behauptet wurde ist der k8 trotzdem nicht mit SSE2 und das ist fakt.

[Muh-sagt-die-Kuh]

Originally posted by Crazytype
naja aber so schlecht wie behauptet wurde ist der k8 trotzdem nicht mit SSE2 und das ist fakt. Hat das hier etwa irgendjemand behauptet?

[Spake]

da also niemand zufällig einen k8 bei sich zu hause hat kann auch hier niemand praxisnahe vergleichswerte mit und ohne sse2 zwischen k8 und P4 bringen

demnach wärs ganz nett wenn jm mich aufklären würde über die nun mögliche leistungsfähigkeit der sse2 einheit in beiden cores

[Crazytype]

Originally posted by Spake
"Ich meinte damit eigentlich die Tatsache, dass die x87 FPU beim P4 bewusst recht schwach ausgelegt ist (FXCH hat z.B. keine 0 Latenz mehr, für den Rest siehe unten) und SSE2 als Ersatz dienen soll. Beim K7/8 ist das, wie du selbst schon sagtst, anders. Deswegen ist die SSE2 Einheit meiner Meinung nach ein elementarer Bestandteil des P7 Cores."

stimmt scho

schätze beim k8 bringt sse2 niocht so viel wie beim p7
sein design ist immerhin auf hohe effizienz pro takt und auf eine dauerauslastung ausgelegt

[Spake]

@ crazytype
war das jetzt eine antwort?
nur weil ich eine vermutung aufstelle heißt dass nett dass sie richtig ist

eben weil ich ja auch das gegenteil davon gehört habe wollte ich eine erklärung bzw. bestätigung

[Crazytype]

auf planet3dnow hatten die nen k8-p4 test und dann kam einer mit SSE2.
Und es waren 6 % mehr leistung was ziehmlich viel ist. Kannst ja selber mal gucken warum soll der jeder alles raussuchen?

Kann es sein, dass du Hyperthreading mit SSE2 verwechselt hast? Dein Satz mit Dauerbelastung blabla hört sich eher nach Hyperthreading an, und wenn nein hast du nichts begriffen, weißt nicht was SSE/2 ist.

[Spake]

Originally posted by Crazytype
auf planet3dnow hatten die nen k8-p4 test und dann kam einer mit SSE2.
Und es waren 6 % mehr leistung was ziehmlich viel ist. Kannst ja selber mal gucken warum soll der jeder alles raussuchen?

beste antwort der welt :(

aber von mir aus kann ich dir ja mal das geschehen von hinten aufkrämpeln :

ich habe vor nicht alzu langer zeit dass hier gepostet:
Originally posted by myself
da also niemand zufällig einen k8 bei sich zu hause hat kann auch hier niemand praxisnahe vergleichswerte mit und ohne sse2 zwischen k8 und P4 bringen

demnach wärs ganz nett wenn jm mich aufklären würde über die nun mögliche leistungsfähigkeit der sse2 einheit in beiden cores

worauf du mein altest post gepostet hast:
Originally posted by Crazytype
Originally posted by Spake
"Ich meinte damit eigentlich die Tatsache, dass die x87 FPU beim P4 bewusst recht schwach ausgelegt ist (FXCH hat z.B. keine 0 Latenz mehr, für den Rest siehe unten) und SSE2 als Ersatz dienen soll. Beim K7/8 ist das, wie du selbst schon sagtst, anders. Deswegen ist die SSE2 Einheit meiner Meinung nach ein elementarer Bestandteil des P7 Cores."

stimmt scho

schätze beim k8 bringt sse2 niocht so viel wie beim p7
sein design ist immerhin auf hohe effizienz pro takt und auf eine dauerauslastung ausgelegt

was soll ich jetzt mit deiner antwort anfangen?
kannst du mir dass erklären?

naja immerhin hast du mich ja daraufhingewiesen dass es einen artikel gibt aber mir perfekt erklärt ob meine vermutung richtig ist :(

Originally posted by Crazytype
Kann es sein, dass du Hyperthreading mit SSE2 verwechselt hast? Dein Satz mit Dauerbelastung blabla hört sich eher nach Hyperthreading an, und wenn nein hast du nichts begriffen, weißt nicht was SSE/2 ist.
"schätze beim k8 bringt sse2 niocht so viel wie beim p7
sein design ist immerhin auf hohe effizienz pro takt und auf eine dauerauslastung ausgelegt"
schätze du meinst dies bemerkung
wenn du die meinst verstehe ich nciht wo du gelesen hast dass beim k8 HT vorhanden ist

aber um meinen text zu erklären lies dir das mal durch http://www.3dcenter.de/artikel/2002/04-24_a.php

darin steht wie toll der P4 immer ausgelastet ist und wie gut der athlon dass ist
deswegen entsteht auch eine viel bessere pro-mhz leistung des Athlons gegenüber dem p4
der hammer wird im bezug auf die auslastung bestimmt nicht schlechter sein

[BlackBirdSR]

Originally posted by Spake

aber um meinen text zu erklären lies dir das mal durch http://www.3dcenter.de/artikel/2002/04-24_a.php

darin steht wie toll der P4 immer ausgelastet ist und wie gut der athlon dass ist
deswegen entsteht auch eine viel bessere pro-mhz leistung des Athlons gegenüber dem p4
der hammer wird im bezug auf die auslastung bestimmt nicht schlechter sein

aja, stimmt ja.
Das vielgeliebte Spiel: Ich lese mir einen Artikel durch und weiss dann bescheid, da ich nicht davon ausgehe dass andere Artikel die Sache anders sehen.

Naja dann kann ich nur hoffen dass Intel diesen dummen dummen Trace Cache entfernt ;)

[robbitop]

beim Prescott soll er noch dabei sein...

[Muh-sagt-die-Kuh]

Originally posted by Spake
aber um meinen text zu erklären lies dir das mal durch http://www.3dcenter.de/artikel/2002/04-24_a.php

darin steht wie toll der P4 immer ausgelastet ist und wie gut der athlon dass ist
Nur ein kleiner Tipp für die Zukunft: Zitiere NIE diesen Artikel wenn du Aussagen zum P4 belegen willst...besonders den Abschnitt "Unterauslastung" kann man eigentlich komplett in die Tonne kloppen...

[Muh-sagt-die-Kuh]

Originally posted by robbitop
beim Prescott soll er noch dabei sein... Ist auch kein Wunder, schliesslich ist der TraceCache eines der Kernelemente des P7 Cores.

[Spake]

Originally posted by Muh-sagt-die-Kuh
Nur ein kleiner Tipp für die Zukunft: Zitiere NIE diesen Artikel wenn du Aussagen zum P4 belegen willst...besonders den Abschnitt "Unterauslastung" kann man eigentlich komplett in die Tonne kloppen...
aber du gibts mir schon recht dass der P4 auf hohe taktraten ausgelet ist oder?
und dass seine pro-mhZ leistung grottenschlecht ist oder?

Originally posted by
BlackBirdSR
aja, stimmt ja.
Das vielgeliebte Spiel: Ich lese mir einen Artikel durch und weiss dann bescheid, da ich nicht davon ausgehe dass andere Artikel die Sache anders sehen.

irgendwas muss ich doch bringen oder?
ich hatte mal ein streitgespräch mit ailuros und habe es komplett ohne beispiele in form eines artikels gemacht und dass war auch nett besser

was soll man denn dann machen

[Muh-sagt-die-Kuh]

Originally posted by Spake

aber du gibts mir schon recht dass der P4 auf hohe taktraten ausgelet ist oder?
und dass seine pro-mhZ leistung grottenschlecht ist oder?Richtig, das ist er.....der P7 Core ist im Gegensatz zum Athlon ein eher seriell ausgerichtetes CPU Design, der Athlon ist eher parallel ausgerichtet.
Die pro-mhz Leistung eines Willamette kann man schon als grottenschlecht bezeichnen, die eines Northwood eher weniger.
irgendwas muss ich doch bringen oder?
ich hatte mal ein streitgespräch mit ailuros und habe es komplett ohne beispiele in form eines artikels gemacht und dass war auch nett besser

was soll man denn dann machenBessere Artikel zitieren? ;)

[Spake]

Originally posted by BlackBirdSR
aja, stimmt ja.
Das vielgeliebte Spiel: Ich lese mir einen Artikel durch und weiss dann bescheid, da ich nicht davon ausgehe dass andere Artikel die Sache anders sehen.

@muh-sgt-die-kuh
hab mich hierauf bezogen
und er bezieht sich ja nett auf einen artikel sondern allgemein

ich speicher mir halt nciht jeden artikel den ich lese sondern nehme den erstbesten
so kommts dann auch zu fehlern

[BlackBirdSR]

Originally posted by Spake

@muh-sgt-die-kuh
hab mich hierauf bezogen
und er bezieht sich ja nett auf einen artikel sondern allgemein

ich speicher mir halt nciht jeden artikel den ich lese sondern nehme den erstbesten
so kommts dann auch zu fehlern

es ging nur darum, dass du anführst dass in dem Artikel steht wie toll der P4 immer ausgelastet ist etc..
Das war keine persönliche Beleidigung eher ein Ansatz, dass man nicht immer den erstbesten Artikel nehmen kann um seine Meinungen zu untermauern.
Wenn diese natürlich aus jenem Artikel entstanden sind.. naja, dann ists wohl legitim.

[Spake]

Originally posted by BlackBirdSR
es ging nur darum, dass du anführst dass in dem Artikel steht wie toll der P4 immer ausgelastet ist etc..
Das war keine persönliche Beleidigung eher ein Ansatz, dass man nicht immer den erstbesten Artikel nehmen kann um seine Meinungen zu untermauern.
Wenn diese natürlich aus jenem Artikel entstanden sind.. naja, dann ists wohl legitim.
ist deine meinung jetzt dass der P4 selten ausgelastet ist?!

ich lass mich gerne von einer anderen gut begründeten meinung überzeugen
-> falls dass jemand glaubt:
meine meinung ergründet sich nicht darauf dass es in dem artikel so steht

[BlackBirdSR]

Originally posted by Spake

ist deine meinung jetzt dass der P4 selten ausgelastet ist?!

ich lass mich gerne von einer anderen gut begründeten meinung überzeugen
-> falls dass jemand glaubt:
meine meinung ergründet sich nicht darauf dass es in dem artikel so steht

es hat nichts mit meiner Meinung zu tun.
Der P4 ist genauso wenig optimal ausgelastet wie z.B der Athlon.

Ich bin nicht mit den Ausführungen des Artikels einverstanden.
Generell ist aber korrekt, dass der P4 auf MHZ getrimmt wurde, die per MHZ Leistung darunter Leiden musste und Williamette eine Schnecke war.

[Endorphine]

Originally posted by BlackBirdSR
Generell ist aber korrekt, dass der P4 auf MHZ getrimmt wurde, die per MHZ Leistung darunter Leiden musste und Williamette eine Schnecke war. Du übertreibst. Mit dem 180 nm Prozess waren damals einfach keine 512 kB L2-Cache wirtschaftlich möglich. Über die Leistungsaufnahme eines Willamette mit 512 kB L2-Cache und 2 GHz möchte ich auch lieber nicht spekulieren. Und sooo langsam ist der Willamette ja nun auch nicht. Man kann ihn eher als Einstiegsdroge in eine neue Generation sehen, ähnlich dem PPro und dem P5-Pentium (60/66 MHz). :bäh:

p.s. Es heisst MHz ;)

[Muh-sagt-die-Kuh]

Originally posted by Spake

ist deine meinung jetzt dass der P4 selten ausgelastet ist?!

ich lass mich gerne von einer anderen gut begründeten meinung überzeugen
Jede CPU ist nicht immer voll ausgelastet, das liegt einfach an dem begrenzten Instruction-Level-Paralellism in durschnittlichem x86 Codemix. Ich persönlich würde allerdings sogar sagen, dass der P4 aufgrund seiner geringeren Anzahl an Funktionseinheiten besser ausgelastet als der Athlon ist. Mit aktiviertem Hyper-Threading (Thread-Level-Paralellism) dürfte das erst recht der Fall sein....die c´t hatte dazu mal ein paar interessante Daten aus den internen Performance-Countern eines P4.

[Endorphine]

Originally posted by Muh-sagt-die-Kuh
die c´t hatte dazu mal ein paar interessante Daten aus den internen Performance-Countern eines P4.... welche man auch mit dem eigenen P4 nachvollziehen kann. Mir fällt es selbst mit Benchmarks ausgesprochen schwer, den P4 zu mehr als 60 % auszulasten. Selbst UT2k3 bringt kaum mehr als 40 % Einheitenauslastung zustande.

Mit einem burn-in Programm welches interessanterweise auf den Athlon optimiert wurde komme ich immerhin auf Spitzenwerte von bis zu ~85 % Einheitenauslastung. Und wenn man sieht, dass selbst Benchmarks den P4 nur zu 30 % auslasten wird einem sehr schnell bewusst, wozu SMT da ist.

Der Balken bei Perfwatch zeigt die Momentanauslastung. Der erste Prozentwert ebenfalls, der zweite ist das "Allzeithoch". Das grosse Plateau des Graphen ist übrigens der BurnK7-Lauf. Selbst Seti@Home, RC5 mit mit Netburstoptimierung kommen kaum über 30-40 % hinaus. Wenn ich richtig gut proggen könnte wäre der Performance Counter sicher ein richtig nettes Spielzeug ;)