Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: AMDs Zen 2 kommt im Chiplet-Design und mit verdoppelter FPU
Leonidas
2018-11-06, 21:27:58
Link zur News:
https://www.3dcenter.org/news/amds-zen-2-kommt-im-chiplet-design-und-mit-verdoppelter-fpu
Link zur News:
https://www.3dcenter.org/news/amds-zen-2-kommt-im-chiplet-design-und-mit-verdoppelter-fpu
Jetzt ist auf jeden Fall klar, warum AMD für EPYC schon so einen Mega-Riesensockel entworfen hatte. für Rome wird die Fläche weitgehend benötigt.
Rome sieht definitiv nach einem großem Durchbruch für AMD aus, d.h. hinsichtlich Fertigung, Leistung pro Kern, Leistung pro Watt, Leistung pro Dollar und insbesondere hinsichtlich der Markteinführung.
Damit dürften Sie Intel 2-3 Jahre voraus sein.
Wow das IO-Ding in der Mitte ist ja riesig.
Aber damit ist leider wieder kein echter LLC für alle Kerne möglich.
Ich hoffe doch stark, dass die Desktop-Versionen monolithisch mit echtem LLC kommen, es müssen dafür auch nicht wirklich mehr als 8 Kerne sein.
Wovon ich aber doch stark ausgehe ist, dass die APUs mit getrenntem CPU und GPU DIE realisiert werden, früher war das gar nicht so selten.
anddill
2018-11-06, 22:12:14
Ich könnte mir gut vorstellen daß es für den Desktop einen eigenen I/O-GPU Hub gibt. Der noch nicht fertig ist, da der GPU-Teil auf Navi basieren soll.
Würde Sinn machen den RAM möglichst dicht an den GPU-Teil zu koppeln. Alle Desktop-Ryzen 2 würden dann eine GPU enthalten.
Ich könnte mir gut vorstellen daß es für den Desktop einen eigenen I/O-GPU Hub gibt. Der noch nicht fertig ist, da der GPU-Teil auf Navi basieren soll.
Würde Sinn machen den RAM möglichst dicht an den GPU-Teil zu koppeln. Alle Desktop-Ryzen 2 würden dann eine GPU enthalten.
DAS wäre natürlich genial!
paul.muad.dib
2018-11-06, 22:36:14
Mich überrascht dann doch etwas, dass die Anzahl Kerne pro Chiplet bei 8 geblieben ist, obwohl sich von 14 auf 7 nm der Platzbedarf so stark verringert und überdies die IO-Fähikeiten ausgelagert wurden. Bei einem reinen Shrink von Zen2 sollte AMD dann doch fast 75% weniger Fläche brauchen, bzw. bei ~50% weniger Fläche doppelt so viel Kerne unterbringen können.
Erklärung könnte sein, dass sehr viel mehr Transistoren pro Kern benötigt werden, um etwa IPC zu steigern.
Ich könnte mir gut vorstellen daß es für den Desktop einen eigenen I/O-GPU Hub gibt. Der noch nicht fertig ist, da der GPU-Teil auf Navi basieren soll.
Würde Sinn machen den RAM möglichst dicht an den GPU-Teil zu koppeln. Alle Desktop-Ryzen 2 würden dann eine GPU enthalten.
Jedes Die hat doch immer noch Infinity Fabric ... die wird AMD für die Desktop-Dies einfach auf PCIe umschalten. Ein extra I/O Die wird es höchstens für die High-End Versionen geben, also Threadripper ...
Edit: Ach ne, das Speicherinterface ist auch off-chip .. ist jetzt die Frage ob wenigstens der Speicherkontroller onchip bleibt und nur der DRAM-Kontroller off chip landet.
Erklärung könnte sein, dass sehr viel mehr Transistoren pro Kern benötigt werden, um etwa IPC zu steigern.
Ja steht ja im Artikel ... die FPU wurde verdoppelt, das zieht nen Rattenschwanz an Änderungen im Core nach sich. War da nicht der Fan von, aber gut, man muss da wohl Intel nachfolgen.
anddill
2018-11-06, 23:02:22
Jedes Die hat doch immer noch Infinity Fabric ... die wird AMD für die Desktop-Dies einfach auf PCIe umschalten. Ein extra I/O Die wird es höchstens für die High-End Versionen geben, also Threadripper ...
Aber keinen Speichercontroller, der sitzt ja im I/O Hub. Du brauchst also für den Desktop Ryzen 2 entweder einen monolithischen Chip mit integriertem PCIe, DDR, USB, SATA usw (nicht vergessen, bei Ryzen ist da eine Grundausstattung in der CPU integriert) dann noch ein Die für die Ryzen mit GPU, oder Du baust einen Desktop I/O Hub mit Southbridge-Komponenten, 1 oder 2IF-Links und RAM-Controller. Wenn man da noch eine GPU integriert dann hat man mit insgesamt 3 Chips das ganze Sortiment von Desktop Low End über High End bis Server abgedeckt.
bbott
2018-11-06, 23:42:11
Also mit der FPU Breite lag ich richtig :-) AVX256 Fullspeed.
Base Clock von ~5Ghz....
Jetzt noch im Desktop 16 Kerne, welche aber bestimmt über 600€ Kosten werden :-(
Ich gehe stark von einem I/O Hub für AM4 aus, ich kann mir nicht vorstellen, dass ein extra Die kann für AM4 mit integriertem I/O Hub Sinnvoll wäre.
Eine APU in der Bauweise könnte auch Sinn machen, da bisher keine Anwendung von einer starken Koppelung zwischen CPU und GPU einen Nutzen ziehen konnte. Oder?
Ich hoffe das AMD seine Tick-Tock Strategie durchzieht und nicht wie Intel bewusst die Luft ausgehen lässt.
Durch IF halte es für möglich, dass Zen2/3 gekoppelt mit (Vega)/Navi auf einem Träger für GPGPU Anwendungen erscheint. Eine XXL-APU eben :-)
BiZiNiZz
2018-11-07, 00:00:37
Nette Design Idee, aber ist AMD, daher ein No Go für mich
Screemer
2018-11-07, 00:29:29
ich denke für am4 wirds sogar ein i/o-gpu-hub.
Armaq
2018-11-07, 01:34:59
Die Kosten des Pakets sind denke ich höher als bisher. Alle Chips zusammen bringen usw. zieht neue Prozesse nach sich und das kostet. Insgesamt ein mutiger Schritt, der sich hoffentlich auszahlt.
etp_inxession
2018-11-07, 07:36:42
Zen2 AM4 wird wohl vermutlich ein simpler Shrink mit Verbesserungen, aber weiterhin als SoC.
Ohne Chiplet Design.
Ansonsten würde ja die versprochene Board Kompatiblität wegbrechen..
Nette Design Idee, aber ist AMD, daher ein No Go für mich
Also auf ARM umsteigen? ... Intel wird nichts anderes als sich an dem Modell anlehnen (müssen).
2B-Maverick
2018-11-07, 07:55:06
Zen2 AM4 wird wohl vermutlich ein simpler Shrink mit Verbesserungen, aber weiterhin als SoC.
Ohne Chiplet Design.
Ansonsten würde ja die versprochene Board Kompatiblität wegbrechen..
??? Wieso sollte die Kompatibilität leiden?
Die neuen Epycs laufen doch IMHO auch auf den alten Boards.
Der IO-Chip ist ja ziemlich groß, könnte da viel Cache drinstecken?
L3 oder L4?
PatkIllA
2018-11-07, 08:18:15
Ich könnte mir gut vorstellen daß es für den Desktop einen eigenen I/O-GPU Hub gibt. Der noch nicht fertig ist, da der GPU-Teil auf Navi basieren soll.
Würde Sinn machen den RAM möglichst dicht an den GPU-Teil zu koppeln. Alle Desktop-Ryzen 2 würden dann eine GPU enthalten.
Da kannst du dann den HBM direkt drauf packen.
Soll das mit dem Multichip echt auch für den Desktop kommen? Ich hätte jetzt gedacht, dass ein Chip doch deutlich billiger bleibt.
Ich hoffe das ES lief auf sehr niedrigem Takt, den mit 64 Kernen 56 knapp schlagen in einer Disziplin die einem gut liegt und mit Fertigungsvorteil find ich jetzt nicht so berauschend ( was die pure Leistung angeht) wie die zuvor kolpotierten im Labor erreichten IPC und Taktverbesserungen übertreffen unsere Erwartungen.
Legendenkiller
2018-11-07, 09:00:58
klingt erstmal nice.
Damit können sie sehr gut über den gesamten Performancebereich skalieren und das vermutlich recht schnell, wie es der Markt nachfragt.
Also aktuell kommt dann 2019 mein neuer Rechner mit Zen2 Ryzen und Navi :-)
PS: hoffentlich gibt es auch den Zen2 ohne IGPU... ich find das irgentwie sinnfrei 20-35% Chipfläche zu bezahlen die ich nicht haben will.
Das modulare System sollte das ja problemlos ermöglichen.
Soll das mit dem Multichip echt auch für den Desktop kommen? Ich hätte jetzt gedacht, dass ein Chip doch deutlich billiger bleibt.
7nm sind teuer. Wenn sich der Preis pro mm² verdoppelt, dann sind die I/Os, sie sich nicht bzw kaum verkleinern lassen in 7nm teuer.
Es könnte sogar günstiger werden, da der CPU-Chip ja schon entwickelt ist und quer finanziert wird. Bleibt also"nur" der Entwicklungsaufwand für den I/O-Chip
Soll das mit dem Multichip echt auch für den Desktop kommen? Ich hätte jetzt gedacht, dass ein Chip doch deutlich billiger bleibt.
Kommt drauf an, was teurer ist. Das extra Verpacken von 2 Dies pro Gehäuse oder die Herstellung eines 7nm Dies.
Nachdem selbst Intel im Moment kein 7nm hat, ist klar, dass 7nm kein Zuckerschlecken ist, somit dürfte der Vorteil von möglichst kleinen 7nm Dies den Nachteil der komplizierteren Verpackung deutlich überwiegen.
Der IO-Chip ist ja ziemlich groß, könnte da viel Cache drinstecken?
L3 oder L4?
Äußerst wahrscheinlich, das dürfte ne Menge L4 werden. Bietet sich ja an, da die Speicherkanäle auf dem Chip zusammenlaufen.
Nachdem Intel damals mit Crystal Well schon 128 MB anbot, wird man hier eher Größenordnungen um 512 MB und mehr erwarten dürfen.
Und der Witz: Wenn der 7nm Prozess mal läuft kann man den I/O Die auch damit produzieren und den L4 Cache entsprechend vergrößern..
anddill
2018-11-07, 10:00:10
Zen2 AM4 wird wohl vermutlich ein simpler Shrink mit Verbesserungen, aber weiterhin als SoC.
Ohne Chiplet Design.
Ansonsten würde ja die versprochene Board Kompatiblität wegbrechen..
Also auf ARM umsteigen? ... Intel wird nichts anderes als sich an dem Modell anlehnen (müssen).
Alles was aus dem CPU-Package rauskommt und reingeht ist standardisiert und nicht plattformspezifisch:
DDR4, PCIe, LVDS, USB, SATA, LPC usw...
Redirion
2018-11-07, 10:22:28
Mich überrascht dann doch etwas, dass die Anzahl Kerne pro Chiplet bei 8 geblieben ist, obwohl sich von 14 auf 7 nm der Platzbedarf so stark verringert und überdies die IO-Fähikeiten ausgelagert wurden. Bei einem reinen Shrink von Zen2 sollte AMD dann doch fast 75% weniger Fläche brauchen, bzw. bei ~50% weniger Fläche doppelt so viel Kerne unterbringen können.
Der L3-Cache pro Chiplet hat sich wohl verdoppelt, wodurch sich statt 4x16MB(=64MB) beim aktuellen 32 Core, 8x32MB(=256MB) beim neuen 64 Core ergeben. Die 256MB wurden von Canard PC schon vor gut einem Jahr genannt.
robbitop
2018-11-07, 10:45:47
Äußerst wahrscheinlich, das dürfte ne Menge L4 werden. Bietet sich ja an, da die Speicherkanäle auf dem Chip zusammenlaufen.
Nachdem Intel damals mit Crystal Well schon 128 MB anbot, wird man hier eher Größenordnungen um 512 MB und mehr erwarten dürfen.
Und der Witz: Wenn der 7nm Prozess mal läuft kann man den I/O Die auch damit produzieren und den L4 Cache entsprechend vergrößern..
512 MiB? Dann aber sicherlich kein SRAM. Das wäre dann etwas eng.
eDRAM/1T-SRAM ist bei den meisten Prozessen gar nicht verfügbar.
MrSpadge
2018-11-07, 15:32:57
Für APUs könnten 2 chiplets gebaut werden, die jeweils per IF statt eines CPU-chiplets angebunden werden: 4 CU in 14/12 nm und 12 CU in 7 nm. einer billig, einer so schnell wie's geht. Wenn im Threadripper-Sockel 4 chiplets eingesetzt werden, könnten auch 2 oder 3 davon GPUs werden (wenn AMD das anbieten möchte).
eDRAM/1T-SRAM ist bei den meisten Prozessen gar nicht verfügbar.
Könnte im I/O chiplet dann möglich sein, zusammen mit Optimierungen für geringen Stromverbrauch statt maximalem Takt.
MrS
Der IO-Chip ist ja ziemlich groß, könnte da viel Cache drinstecken?
L3 oder L4?
Wenn man dem Schaltbild glaubt (und der Großteil ist immerhin ziemlich zutreffend) gibt es keinen zusätzlichen Cache im IO-Chip:
https://twitter.com/chiakokhua/status/1057166508797751296
Klarerweise wird es Bufferspeicher in den ganzen IO-Controllern geben, aber offenbar keinen allgemein nutzbaren Cache, und damit auch keinen LLC auf den alle Cores Zugriff haben.
etp_inxession
2018-11-08, 07:33:46
Alles was aus dem CPU-Package rauskommt und reingeht ist standardisiert und nicht plattformspezifisch:
DDR4, PCIe, LVDS, USB, SATA, LPC usw...
ich meine damit ... bei Rome übernimmt der i/o Chip die Funktion des Speichercontrollers, oder?
Bei AM4, ist der Speichercontroller im CPU SoC.
Wenn der i/o Chip nun faktisch zu groß ist (und immer noch 14nm), dann kommt nur eine weitere Maske für Ryzen 3xxx in Frage.
Mit allen Architektur Verbesserungen von Zen2 gegenüber Zen+. Aber dem Speichercontroller wieder direkt im SoC.
Der i/o Chip müsste erheblich kleiner sein. Und ich glaube auch nicht an einen 16 Kern Consumer AM4 schon im nächsten Jahr.
Intel kann nicht kontern, AMD hätte die Möglichkeit abzuwarten.
yummy_candy
2018-11-08, 07:41:56
Bei AM4, ist der Speichercontroller im CPU SoC.
Das glaub ich nicht, denn dann müßten sie 2Masken in 7nm herstellen, die mit ca.300Mio ziemlich teuer sind. Abgesehen vom vergebenen Platz auf dem Wafer.
anddill
2018-11-08, 08:19:13
... Und ich glaube auch nicht an einen 16 Kern Consumer AM4 schon im nächsten Jahr.
Intel kann nicht kontern, AMD hätte die Möglichkeit abzuwarten.
Warum warten, wenn sie nur einen weiteren Chip ins Package kleben müssen um Intels High End Chips obsolet zu machen.
yummy_candy
2018-11-08, 13:38:47
Warum warten, wenn sie nur einen weiteren Chip ins Package kleben müssen um Intels High End Chips obsolet zu machen.
Worauf bezieht sich das?
Quasi völlige Abkehr vom bisherigen Ansatz, alle Fälle mit einem einzigen Die zu erschlagen (ausgenommen APU), den man genauso in den Himmel gelobt hat.
Für Very-Many-Cores vielleicht sinnvoll. Im Desktop-, geschweige Mobil-Bereich sehe ich das noch nicht. Selbst bei kleinerem I/O-Chip (weniger PCIe-Lanes, weniger RAM-Sockel, ...) und unter Berücksichtigung der gesparten 7nm-Fläche.
Das hat schon auch alles Nachteile.
etp_inxession
2018-11-09, 07:29:36
Warum warten, wenn sie nur einen weiteren Chip ins Package kleben müssen um Intels High End Chips obsolet zu machen.
Weil ich glaube das die Speerspitze der Ryzen 3000 Generation, auch mit 8 Kernen schon schneller ist als die aktuellen Intels, in allen Bereichen.
Intel ahnt das doch. Das sieht man doch, an den völlig verrückten Produkt Releases der letzten Zeit.
8700k, vorgezogen ... Paper Launch am Anfang .. kaum Verfügbar.
9900k schöngeredet über Fake Benches ... viel zu teuer durch die Fertigungs- und Lieferprobleme ...
Was hätte Intel zum kontern? .. Nix.
AMD kann Ryzen 3000 perfekt positionieren. Ohne am Anfang sämtliches Pulver zu verschießen.
Ganz genau so, wie Intel es gemacht hat, vor Zen 1.
Die stärkere FPU wird sicher einiges an Rückstand in Spielen wettmachen.
In diesen werden ja recht häufig FP-Operationen genutzt.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.