Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: AMDs Ryzen 3000 Serie: Eine Prognose ohne Leaks, aber unter ...
Leonidas
2018-12-07, 05:17:20
Link zur News:
https://www.3dcenter.org/news/amds-ryzen-3000-serie-eine-prognose-ohne-leaks-aber-unter-realistischen-annahmen
Tomahawk
2018-12-07, 08:52:24
Man lag bei Turing schon soweit daneben mit der Prognose - ich bin gespannt, ob es dieses Mal besser wird.
Die spekulierten 16 Kerne im Consumersegment samt Gleichstand bei der Singlethread-Leistung wären großartig
Hab irgendwo was von März als Starttermin gelesen ...
5GHZ auf 1-2 Kernen sind durchaus Realistisch :)
Bis inklusive 12 Kerne sollen noch vor dem Sommer kommen
und auf den alten AM4 Mobos laufen.
(wobei es Gerüchte gibt das der Bioschipp bei den 3xx zu klein sein soll
um alle Änderungen fassen zu können)
Der 16Kerner soll erst im Herbst mit den 5xx Mobos kommen.
(nicht mehr auf die alten AM4 Mobos "passen", da sie mehr als 105W benötigen)
k.a. ob da gute Mobos ne Freigabe bekommen oder
ob AMD das generell nicht "zulässt".
("unknown CPU", obwohl es funzt, kennen wir ja von früher)
Ich kann mir durchaus vorstellen, das AMD schon genug teildefekte 8Kern Bauklötze hat um zu überraschen ^^
(um eben mit 6-12 Kernen, schon im ersten Quartal 2019, vor zu preschen)
m.f.g. JVC
http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-9-3800X-16-Kerne-CES-2019-Spezifikationen-Navi-1270690/galerie/2952163/
Ich würde mich nicht wundern, wen die "Leaks" Großteils recht behalten ;)
Irgendwie vertraue ich diesem Ansatz, mehrere diskrete CPU-Dies über einen IO-Die miteinander zu verketten, nicht so ganz. Da muss es einen gehörigen Nachteil geben, ansonsten hätte man dieses Ansatz doch schon in der Vergangenheit verfolgt.
@L233
Dieser Ansatz ist scheinbar der einzige Grund, warum AMD schon in 7nm,
ohne einer all zu hohen Ausfallquote, produzieren kann ;)
Wohingegen Intel seine großen Chips noch immer nicht wirklich in 10nm umsetzen kann.
m.f.g. JVC
@L233
Dieser Ansatz ist scheinbar der einzige Grund, warum AMD schon in 7nm,
ohne einer all zu hohen Ausfallquote, produzieren kann ;)
Wohingegen Intel seine großen Chips noch immer nicht wirklich in 10nm umsetzen kann.
m.f.g. JVC
Die Vorteile liegen auf der Hand. Mir geht es um die Nachteile. Wie heißt es so schön? "There is no free lunch".
Die Vorteile liegen auf der Hand. Mir geht es um die Nachteile. Wie heißt es so schön? "There is no free lunch".
Eben :)
Die Nachteile, dürfte die dadurch mögliche 7nm Fertigung, mehr als wett machen.
Intel wird, wenn sie die 10nm Fertigung in den griff bekommen, sicherlich problemlos aufschließen/überholen können...
Nur dann ist AMD möglicherweise, durch die "mini CPU´s", schon bei 5nm angelangt :wink:
m.f.g. JVC
Eben :)
Die Nachteile, dürfte die dadurch mögliche 7nm Fertigung, mehr als wett machen.
Das ist mir viel zu blauäugig gedacht, denn die Vorteile sehe ich eher im Bereich der Produktskalierbarkeit (sprich: man kann mit den selben Chips eine ganze Produktpalette von low-end Desktop über HEDT bis hin zu Server aufziehen), während potenzielle Nachteile eher im Bereich der Performance zu suchen wären.
Es stellt sich also die Frage, in welcher Hinsicht die Vorteile einer 7nm-Fertigung die Nachteile "wett macht" und ob die die Vorteile für den 08/15-User bzw. Gamer, der keine zwanzigmilliarden Cores braucht, überhaupt relevant sind.
@L233
Da kann ich dir nur Recht geben.
Aber die Gamer sind nicht das Maß aller Dinge.
AMD kann einfach durch das "Baukastensystem" wesentlich Wirtschaftlicher Produzieren.
Die Vorteile überwiegen m.m.n. die Nachteile. (--->niedriger Preis für den Endkunden z.b.)
Abgesehen davon, sind die Gamer eigentlich schon Großteils "überversorgt" mit CPU Leistung.
8 Kerne langen Dicke fürs Zocken, fieleicht noch 2-4 Kerne dazu für Streamer oder andere Sachen nebenbei und Gut ist.
Also ich werde mir einen 3700X, so schnell wie möglich, besorgen.
(tippe auf steigende Preise nach Launch ^^)
Dann hab ich wieder einmal ruhe für 5Jahre+ ... hoffe ich ;)
m.f.g. JVC
p.s.: Für absolute "High FPS" Zocker, die jedes Frame brauchen/habenwollen,
wird wahrscheinlich der 9900K (oder der 10Kern Nachfolger) das Optimum bleiben.
( danach , traue ich mich fast wetten, wird auch Intel "zum Kleber" greifen )
gbm31
2018-12-07, 10:27:02
@L233
Da kann ich dir nur Recht geben.
Aber die Gamer sind nicht das Maß aller Dinge.
AMD kann einfach durch das "Baukastensystem" wesentlich Wirtschaftlicher Produzieren.
Die Vorteile überwiegen m.m.n. die Nachteile. (--->niedriger Preis für den Endkunden z.b.)
Abgesehen davon, sind die Gamer eigentlich schon Großteils "überversorgt" mit CPU Leistung.
8 Kerne langen Dicke fürs Zocken, fieleicht noch 2-4 Kerne dazu für Streamer oder andere Sachen nebenbei und Gut ist.
Also ich werde mir einen 3700X, so schnell wie möglich, besorgen.
(tippe auf steigende Preise nach Launch ^^)
Dann hab ich wieder einmal ruhe für 5Jahre+ ... hoffe ich ;)
m.f.g. JVC
p.s.: Für absolute "High FPS" Zocker, die jedes Frame brauchen/habenwollen,
wird wahrscheinlich der 9900K (oder der 10Kern Nachfolger) das Optimum bleiben.
( danach , traue ich mich fast wetten, wird auch Intel "zum Kleber" greifen )
Du bist irgendwie zu impulsiv... Auch schon bei RTX...
Dir ist schon klar dass so ein zentralisierter Kanal von Cores zu Speicher die Latenzenproblematik nicht wirklich positiv beeinflussen kann?
Was glaubst du wieso Intel so lange an seinem Prinzip gehangen hat?
Ich hoffe, das die AMDler irgendwie über Caches und andere intelligente Kniffe (notfalls halt mehrfach vorhandene Daten) dies irgendwie halbwegs in den Griff bekommen haben, auch mit den Erfahrungen aus Zen/Zen+.
Aber evtl ist auch nur Epyc epic...
Du bist irgendwie zu impulsiv...
Jup das stimmt :rolleyes:
Kann mich leicht für was begeistern, aber häng mich dann zu oft an negativen Kleinichkeiten auf :redface:
Naja einige "kennen" mich ja schon ^^
Oder soll ich, vor solchen Persönlichen Eigenschaften, in der Sig warnen ? (vorsicht:freak:)
Ich hoffe, das die AMDler irgendwie über Caches und andere intelligente Kniffe (notfalls halt mehrfach vorhandene Daten) dies irgendwie halbwegs in den Griff bekommen haben, auch mit den Erfahrungen aus Zen/Zen+.
Das hoffe/denke ich auch.
m.f.g. JVC
Gast Ritis
2018-12-07, 11:25:00
Für die Launch-Termine bin ich nicht so pessimistisch.
Lisa Su hat den EPYC mit 4 SoCs Mitte Mai 2016 in die Kameras gehalten. Die ersten EPYC 7000 CPUs sollen Ende Juni wohl geliefert worden sein.
Den neuen EPYC mit Chiplets und I/O Chip bekamen wir schon Anfang November zu sehen. Die Evaluierung für die Server-CPUs soll schon seit Monaten im Gange sein. So lange muss das nicht mehr dauern mit den ersten CPUs. Vega20 wurde Ende Mai präsentiert, Produkte gehen wohl nur als MI in die Compute-Datacenter, Dezember ist auch relativ gesichert.
Ein Desktop Prozessor würde mit den gleichen Chiplets in anderem Binning am meisten Sinn machen. Die Frage würde höchstens darauf hinaus laufen wie bei GloFo das Ramp-Up dieser Dektop I/O Chips geschafft hat (kleiner Tipp: Neue GPUs und APUs von GloFo waren unerwartet wenig), und wie der Ramp-Up für MCM Packaging gemeistert werden kann.
Die Aussage von AMD ist jedes Jahr neue Produkte zu bringen, die werden wenn es irgend geht am März/April für die Produkteinführung festhalten.
Jeder Chiplet der nicht als Server SKU verkauft wird kann direkt in ein Desktop MCM. Ich erwarte deshalb eine Ankündigung auf der CES - wo die Desktops auch hingehören - und einen Verkaufsstart im März. Aber spätestens April erwarte ich erste Chiplet CPUs in Desktop und Server, sonst hätte Lisa Su den neuen EPYC noch lange nicht in die Kameras halten wollen, auch der Analysten wegen, man zeigt doch kein Produkt dass dann erst 4 Quartale später Umsatzrelevant wird. Macht man einfach nicht.
amdfanuwe
2018-12-07, 13:36:12
Die "Leaks" erscheinen mir ziemlich zusammengebastelt. Vielleicht wurden Dinge geleaked wie: "16 Core, 5GHz, neue Boards im Sommer, 20 CU IGPU im Herbst, ...". Daraufhin haben sie Excel bemüht und anhand bekannter Daten zu TDP, Taktsteigerungen durch 7nm und alten Preislisten die veröffentlichten Leaks gezaubert.
Da spekuliere ich mal mit:
Die alten Folien mit Matisse, Picasso etc. stammen noch aus der Zeit bevor GloFo den 7nm Ausstieg bekannt gab. Es könnte sich etwas geändert haben.
Auf der Hot Chips wurde RavenRidge erörtert, auf einer Folie tauchte RavenRidge2018 mit erheblich gesteigerter Effizience auf. Ich denke nicht, dass diese durch einen 12nm Shrink zustande kommt.
Ich denke eher, dass RavenRidge2018 ein Chiplet Design wird. Durch die Verwendung eines 8Core 7nm Chiplets hat man die Leistung bei gleichem Verbrauch nahezu verdoppelt gegenüber dem altem 4Core RavenRidge.
Für Matisse hängt man noch ein 2tes Chiplet dran.
Bei 16 Cores bekommt man schon arge Probleme mit der TDP, weshalb erst mal nur 95W 16 Core kommen, R9 3800, die nicht so hoch takten. Im Sommer hat man genügend "sehr gute" Chiplets aussortiert und kann dann den 3800X, eine Hochtaktende 135 W Version auf neuen Boards nachschieben.
Die 20CU IGPU für Q3/19 scheint mir ein Navi Mobile mit HBM zu sein. In 7nm wird der klein genug sein um diesen mit einem Chiplet und einem kleinem I/O ohne GPU im AM4 Format unterzubringen.
Mit 8GB HBM auf den auch die CPU zugreifen kann, eignet der sich wunderbar für embedded und Mobile Designs ohne extra DDR4.
Für Threadripper rechne ich mit 16, 32, 48, 64 Core Versionen.
Zusammengefasst, zur CES:
RavenRidge 2018, 1 Chiplet + I/O mit max. 11 CU GPU
Matisse 2 Chiplet + I/O mit teilaktivierter GPU
im Sommer:
Schnellere Ryzen Versionen mit höherer TDP auf neuen Boards mit PCIe 4.0
Release Navi mit PCIe 4.0
Herbst:
Threadripper, Navi Mobile, Navi MCM APU mit 20CU
2020, ZEN 3. Es wird auf EUV 7nm+ umgestiegen. Diese bringen aber kaum Taktsteigerungen oder Effizenceverbesserungen. Das Portfolio wird überarbeitet und bringt leichte Verbesserungen. So wie es von Ryzen 1000 auf Ryzen 2000 geschah.
2021 stehen Neue Sockel an und die Karten werden mit ZEN 4 neu gemischt. Intel könnte dann auch schon mit seiner Chipletvariante mitmischen.
Lowkey
2018-12-07, 13:52:43
Der Preiskampf in den nächsten Jahren wird interessant.
Dann kann man Geld sparen und irgendwas mit 8/16 nehmen. Denn die Software braucht noch Jahre bis man zwingend mehr als 8 Kerne braucht. In 5 Jahren reden wir dann vom ZEN 5 und jeder 32 Thread Prozessor ist dann auch wieder veraltet, denn Intel wird reagieren.
Dino-Fossil
2018-12-07, 13:58:00
Irgendwie vertraue ich diesem Ansatz, mehrere diskrete CPU-Dies über einen IO-Die miteinander zu verketten, nicht so ganz. Da muss es einen gehörigen Nachteil geben, ansonsten hätte man dieses Ansatz doch schon in der Vergangenheit verfolgt.
Ich schätze mal, dass die Inter-Die Kommunikation bisher ein zu großes Problem war. Offenbar hat man das jetzt soweit im Griff, dass man es in den Markt entlassen kann. Ich kann mir aber auch nicht vorstellen, dass es bei Anwendungen, die Latenzkritisch sind nicht doch Probleme machen kann.
Ansonsten frage ich mich gerade ein wenig, ob es evtl. darauf hinausläuft, dass wir zur CES einfach den verklausuliert angekündigten Raven Ridge Refresh für 2019 bekommen werden, der evtl. einige Probleme mit dem Power Management beheben wird.
Da hat dann evtl. einer die 3 vorne dran gesehen und ein wenig angefangen zu träumen...
Gast Ritis
2018-12-07, 15:00:56
Ich schätze mal, dass die Inter-Die Kommunikation bisher ein zu großes Problem war. Offenbar hat man das jetzt soweit im Griff, dass man es in den Markt entlassen kann. Ich kann mir aber auch nicht vorstellen, dass es bei Anwendungen, die Latenzkritisch sind nicht doch Probleme machen kann.
Die physical Layer von IF im D2D ist AFAIK die gleiche, die sonst für PCIe genutzt wird. Für die Verdoppelung der Symbolrate für PCIe4 bekommt man per Milchmädchen die halbe Latenz und doppelte Bandbreite auch für Infinity Fabric auf dem gleichen MCM. Beim ersten EPYC waren entweder 42Gbits inter MCM oder 38Gbits zwischen Sockets per Link möglich, ich vermute also 10% höhere Symbolrate auf dem MCM...
Einzelne Cores brauchen aber nicht so viel mehr Daten wenn die Single Thread Leistung verhältnismässig gleich bleibt. Was die geringere Latenz nicht schafft kann die Bandbreite bei grösseren Datenblöcken kompensieren. IPC Steigerung wird bei AVX erwartet, also bei grösseren Datenblöcken...
Es sieht also gut aus, selbst 8 Kerne an einem IF Link zum I/O sollten gut möglich sein wenn der Chiplet Cache die meiste Inter-Core Communication ohnehin abfängt. Der RAM Controller kann auch unabhängig vom Chiplet optimiert werden, das kann ja auch etwas anders aussehen bei I/O Chips für bis zu 8 oder nur bis zu 2 CPU-Core Chiplets.
teetasse
2018-12-07, 15:28:55
Im Artikel stimmt die Fertigung der APUs nicht: ZEN+ wird in 12 nm gefertigt.
ansonsten hätte man diese Ansatz doch schon in der Vergangenheit verfolgt.
Erstens musste man das nicht, weil man noch nicht bei der recht teuren 7 nm-Fertigung war, und zweitens: Ryzen war eine vollkommen neue Architektur, was sollen sie denn noch alles gleichzeitig neu erfinden?
@amdfanuwe: Raven Ridge 2018 ist wohl ein neues 2 Core-Die für kleine Notebooks, was als solches natürlich effizienter sein kann. Stoney Ridge hat AMD auch als eigenes Die aufgelegt.
Kulasko
2018-12-07, 15:38:56
Irgendwie vertraue ich diesem Ansatz, mehrere diskrete CPU-Dies über einen IO-Die miteinander zu verketten, nicht so ganz. Da muss es einen gehörigen Nachteil geben, ansonsten hätte man dieses Ansatz doch schon in der Vergangenheit verfolgt.
Ich denke, den Ansatz hat man in der Vergangenheit auch aus dem gleichen Grund nicht verfolgt, warum man auch heute noch RISC als den totalen Heilsbringer in der CPU-Welt feiert. Man hat seine Kenngrößen (beispielsweise Latenz) und der neue Ansatz klingt schlechter, was das angeht. Damit ist der bei vielen Entscheidern schon raus, egal ob der praktisch riesigen Vorteil. Jetzt sind wir natürlich in einer Situation, dass die Kosten pro mm² langsam explodieren, da wird das Ganze auch wirtschaftlich attraktiver.
Ich denke, der Zugriff eines Chiplets auf den Cache eines anderen Chiplets könnte durchaus seine Zeit brauchen. Was Ramlatenz angeht, bin ich eigentlich ganz guter Dinge. Der nette Herr auf Twitter, der auch die größen der Chiplets und der I/O Dies ausgerechnet hat, hat spekuliert, dass das Übertragen der Daten vom Chiplet in das I/O Die in AMDs Implementation vielleicht zwei IF-Takte braucht. Das sind maximal 1,5ns, selbst die Verbesserungen von Zen+ in der Ramlatenz würden das ausgleichen können.
Apple hat ja Absatzprobleme, da könnten also 7nm Kapazitäten bei TSMC frei geworden sein.
Leonidas
2018-12-07, 16:45:22
Im Artikel stimmt die Fertigung der APUs nicht: ZEN+ wird in 12 nm gefertigt.
Logisch, wird gefixt.
:confused:
Egal wie es kommt :uconf2:
Ich bin einfach nur gut drauf :smile:
m.f.g. JVC
Korvaun
2018-12-07, 18:25:45
Wenn AMD die Dinger ordentlich verkaufen will an Consumer, spez. Gamer, dann muss ein ordentlicher Mehrwert zur aktuellen Generation vorhanden sein. Wenn die Umstellung auf Chiplet gerade bei Spielen so kritsch ist und die neue Generation dann dadurch +/- nur gleichschnell pro Takt ist wäre das zu wenig. Dann nur über noch mehr Kerne und geringerem Preis gehen ist glaube für AMD nicht gut. Ich hoffe das trotz dieser "Probleme" das Gesamtpaket für Consumer/Gamer doch eine ordentlichen Sprung nach vorne macht.
Eigentlich finde die die Latenzen zu den verschiedenen Caches viel spannender als die
Latenzen zum RAM.
iamthebear
2018-12-08, 21:25:19
Also die 5GHz Turbotakt halte ich doch für arg unrealistisch für eine neue Fertigungstechnologie, die für den Smartphonebereich konzipiert wurde. Ich denke der beste Fall ist 4.5GHz, eher realistischer ist eine Senkung auf 4GHz, die mit leichten IPC Verbesserungen kompensiert wird und dafür gibt es ein paar Kerne mehr.
Wo sollen denn bitte 700MHz mehr Takt herkommen? Die Zeiten wo nur durch Verkleinerung Taktverbesserungen in der ersten Generation möglich waren sind ja schon lange vorbei.
Screemer
2018-12-08, 21:42:33
Aha und deswegen taktet zb v20 als gcn Derivat das erste mal mit >1,8ghz und damit ~20% über allen anderen gcn Derivaten.
Leonidas
2018-12-09, 04:31:58
Also die 5GHz Turbotakt halte ich doch für arg unrealistisch für eine neue Fertigungstechnologie, die für den Smartphonebereich konzipiert wurde.
Mehr Takt hatte AMD sowieso schon (indirekt) versprochen. Ob es wirklich auf die 5 GHz zugeht, bleibt natürlich trotzdem abzuwarten.
Ich tippe mal auf:
3600X mit XFR bis zu 5000mhz
3700X mit XFR bis zu 5100mhz
Ich würde es an AMD´s stelle so machen, sofern es möglich ist ;)
Wirklich gespannt, bin ich darauf wie viel IPC AMD noch locker machen kann ... ~10-15% :confused:
( 2 Stellig soll es ja angeblich werden )
m.f.g. JVC
Mortalvision
2018-12-10, 16:53:31
Warum sollten die Sechskerner als Chiplet laufen?
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.