Diskussion zu: Gerüchteküche: Angebliche Navi-Platine zeigt 256 Bit GDDR6-Interf. ...

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/geruechtekueche-angebliche-navi-platine-zeigt-256-bit-gddr6-speicherinterface-und-dicke-stromve

[Iscaran]

300mm^2 Navi und dann soll das der "midrange" sein mit einer Performance um 2070 rum ?

EDIT: Der Satz bezieht sich auf folgende Aussage im Artikel Das aufzubringende Chip-Package ist wohl 42,5x42,5mm groß, was auf einen eher großen Grafikchip im Rahmen von 300mm² Chipfläche und mehr hindeutet...

Unwahrscheinlich.

Die R VII hat ja schon nur 331mm^2:
https://de.wikipedia.org/wiki/AMD-Radeon-Vega-Serie

Ein neuer "mid-Range" chip wird doch nicht ca dieselbe Größe wie das aktuelle High-End Modell haben ???

Zumal ein Polaris ja schon nur 232 mm^2 hatte und jetzt mit 7nm kann da eigentlich nur ein Chip von ~200mm^2 mit gegenüber Polaris deutlich gesteigerter Performance rauskommen.

Es sei denn das PCB zeigt einen Navi 20. Der kann und wird sicherlich um die 300mm^2 oder mehr haben.

[Gast]

Viel gibts da nichtmehr zu raten wir bekommen wohl V7 Rechenleistung bei deren typischen Taktraten bei nur halben speicherdurchsatz und weniger Saft für den Chip durch das fehlen des HBM verbrauchsvorteil.
Gepaart mit „nur“ 8GB die ja kürzlich noch als Nö Go für die Leistung verschrieben wurden.

Sieht so aus als ob AMD mal wieder über den Preis kommen muss , schade wenn’s so kommt genung Zeit hatten sie .

[Gast]

Braucht ein Chiplet design nicht auch mehr Package? Nur so als mögliche Auflösung...

[basix]

Also von der Grösse des Packages her ist das Ding grösser als das einer GTX 2080 mit >500mm2. Irgendwie sieht das nach einem deutlich grösseren Chip aus. Die 2x 8-Pin PCIe Strombuchsen deuten dies ebenfalls an. Kann es sein, dass dies etwas komplett anderes ist als alle erwarten?

[Dino-Fossil]

Ich schätze, die PCB sind entweder nicht für die Release Versionen, oder aber nicht für midrange Navi.

[Alkibiades]

@Leonidas

Ich denke, Du hast die Chipgröße falsch kalkuliert. Ich komme auch auf etwa 42,5mm x 42,5mm Packagesgröße. Die Größe des Package wird aber für die Pins benötigt, nicht für den Chip (man sieht ja auch, das die gesamte Fläche mit Lötperlen belegt ist). Das die Packages immer größer werden, liegt daran, dass immer mehr Pins benötigt werden, aber die Größe der Pins und Abstände nicht mehr kleiner wird (Stichwort Rent´s Rule). Daher würde ich der potentiell unüblichen Packagegröße keine weiteren Bedeutung beimessen.

Wenn man jetzt davon ausgeht, das der Chip etwa so groß ist, wie der Bereich, wo die Lötkugeln weniger dicht bepackt sind (klingt bei BGA´s plausibel), komme ich auf eine Kantenlänge von 17 mm (aufgerundet) (entspricht 289mm^2 Chipfläche).

Bei normalen BGA´s wird auch Wiregebondet. Da tritt das Problem auf, dass es an den Chipkanten zu Kurzschlüssen kommen kann, wenn die Drähte zu nah an den Chip kommen. Also muss man ggf. noch einen Sicherheitsabstand einplanen (bei 0,5 mm pro Seite kommt man nur noch auf 16 mm Kantenlänge bzw. 256 mm^2 Chipgröße). Ich bezweifle zwar stark, das für Grafikchips Wiregbondet wird, war aber nur ein Beispiel, das man ggf. einen Sicherheitsabstand brauch.

Hier ein Bild mit meinen Rechnungen:
https://s16.directupload.net/images/190428/2q75tstn.png
Der PCIe Kontakte sind auf dem Bild 520 Pixel breit und der PCIe-Slot mit 81,08mm spezifiziert. Macht minimal 6,4 Pixel pro mm (Eigentlich mehr Pixel pro mm, da der Slot größer als das Gegenstück der Grafikarte ist*).
Daher, entsprechend meiner Rechnung stellt die spekulierte Chipfläche von 289 mm^2 nur das Maximum dar

Edit: hier ein BGA-Querschnitts-Bild von Wikipedia, damit man den Package aufbau besser verstehen kann:
https://de.wikipedia.org/wiki/Ball_Grid_Array#/media/File:BGA_-_Querschnitt.svg
Unter dem Die ist wahrscheinlich der Bereich der weniger dicht bepackten Lötkugeln des PCB´s

Edit2:
*das ist falsch, die 81.08mm beziehen sich nicht auf den Slot, sondern auf die Steckkontakte der Grafikkarte

[Iscaran]

@Alkibiades:

Hmm das ist plausibel was du da vorrechnest. Aber selbst mit "nur" 250-290mm^2 wäre das immer noch ein "Monster" Chip für 7nm und mid-range.

Auch die 2x8 Pin Connectoren sprechen hier irgendwie gegen einen hocheffizienten mid-range chip.

Vielleicht zieht AMD den Navi20 Launch einfach mit vor. Quasi als Ankündigung zum Launch des Navi10 mit Lieferbarkeit 2 Monate später. (Vgl. Fiji damals)

[cat]

Vega 20 4096Cores 331mm² als schnell-ausgeführter Shrink

Navi soll RT beherrschen, was ohne Denoiser (TensorCores) schwierig werden könnte.
Jede GCN CU hat bekanntlich 64 FP32 ALUs genau wie Turing.

Turing hat wie gemessen wurde in 12FFN
1.25 mm² reserved for the Tensor logic
0.7 mm² reserved for the RT cores

in 7FF wären das vermutlich etwa 66% an mm² durch 50% höhere Density also etwa:
0.84 mm² reserved for the Tensor logic
0.47 mm² reserved for the RT cores

Würde also den aktuellen Vega 20
um 64x 0.84 mm² + 64x 0.47 mm² aufblasen
53,76 mm² + 30,08 mm² = 83,84 mm²

Endergebnis mit 4096 Cores und RT + TensorCores
415 mm²
evtl. Verbessungsspielraum durch native 7FF Implementierung also, dass es kein nachträglicher Shrink ist und man durch Vega 20 schon dazugelernt hat.


Ein 300 mm² Chip käme mit den ganzen Features eher auf ca. 2960 Cores also:
3072 Cores 48 CU
oder
2816 Cores 44 CU

[Leonidas]

Ich denke, Du hast die Chipgröße falsch kalkuliert. Ich komme auch auf etwa 42,5mm x 42,5mm Packagesgröße. Die Größe des Package wird aber für die Pins benötigt, nicht für den Chip (man sieht ja auch, das die gesamte Fläche mit Lötperlen belegt ist). Das die Packages immer größer werden, liegt daran, dass immer mehr Pins benötigt werden, aber die größer der Pins und Abstände nicht mehr kleiner wird (Stichwort Rent´s Rule). Daher würde ich der potentiell unüblichen Packagegröße keine weiteren Bedeutung beimessen.


Danke für Deine Ausführungen. Ich hab das überhaupt nicht so genau betrachtet, sondern einfach nur von der Package-Größe früherer Grafikchips auf die ungefähre Chipfläche geschlossen. Deine Rechnung ist da natürlich viel genauer.

[Gast]

Polaris10 hat doch ein ähnlich großes Package (ich glaub 40mm x 40mm) und is auch nur 230mm²

[Leonidas]

Jo, die Package-Größe ist nur ein sehr grober Indikator.

[cat]

Mit den 289 mm² wäre mit TensorCores und RT-Cores spätestens bei 2816 Cores und somit 44 CU Schluss.

Ich halte die Erweiterbarkeit von GCN alledings wirklich für zu eingeschränkt dafür.

[Leonidas]

Ich denke, AMD dürfte sicherlich eine RT-Lösung bevorzugen, welche primär mit den vorhandenen HW-Einheiten auskommt. Jede extra Einheit ist kontraproduktiv, wenn niemand weiss, wann sich das jemals wirklich rentiert.