PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: AMD spricht erste Details zu "Zen 3" an


Leonidas
2019-10-06, 10:58:37
Link zur News:
https://www.3dcenter.org/news/amd-spricht-erste-details-zu-zen-3

amdfanuwe
2019-10-06, 12:01:40
Unterstützung von DDR4-Speicher (maximal 4-Kanal-Interface) und PCI Express 4.0
Es sind weiterhin 8 Kanäle.

cat
2019-10-06, 13:26:06
ja für SP3 EPYC, hier wurde vermutlich bezug zur TR4 Plattform genommen weil es eine HEDT-Veranstaltung war.

Der Wegfall bzw. die Vergrößerung der CCX auf 8 Kerne dürfte die Latenzen mindestens um einen Hop vermindern.

Lehdro
2019-10-06, 13:29:53
ja für SP3 EPYC, hier wurde vermutlich bezug zur TR4 Plattform genommen weil es eine HEDT-Veranstaltung war.

Nee, das war eine HPC Veranstaltung. 4 Kanal ist falsch, 8 Kanal muss da hin.

Leonidas
2019-10-06, 13:35:56
Es sind weiterhin 8 Kanäle.


Korrekt, wird gefixt.

Opprobrium
2019-10-06, 13:43:59
Zumindest ist das eine Bestätigung das TR4 erstmal bleibt. Heißt natürlich nicht, dass die neuen Threadripper auch mit den existierenden X399 Boards kompatibel sind, würde ich aber trotzdem als Indiz in diese Richtung verstehen.

Gast
2019-10-06, 13:52:49
ein Core-Chiplet wird allerdings nicht mehr in zwei CCX aufgetrennt (damit ungeteilter L3-Zugriff)

Endlich, spätestens seit Zen2 macht diese künstliche Beschränkung eigentlich keinen Sinn mehr, theoretisch könnte man wohl bessere L3-Latenzen erreichen, aber die sind bei Zen2 jetzt auch nicht dermaßen überragend.

Gast #2
2019-10-06, 15:17:16
Ich glaube nicht, das AMD die Größe des L3-Cache variabel gemacht hat. In 7nm+ bietet die Fertigung nicht wirklich mehr Platz und die Chiplets hatten schon ihr Tape-Out. Der Drops wäre also schon gelutscht.
Das + bei der Angabe 32+ bezieht sich wohl auf die positiven Effekte aus der Veränderung der Größe und der Anbindung( jeder Kern könnte jetzt doppelt so breit angebunden sein). Damit ginge dann auch die theoretische Bandbreite bei Schreibzugriffen hoch (war ja zuletzt bei Prozessoren mit 1 Chiplet halb so groß wie mit 2 Chiplets), sofern auch der I/O Chip ebenso verbessert wurde und dann symmetrische Kanäle für Lesen und Schreiben anbietet.

Die APUs brauchen mindestens 1 Jahr länger. Sollten zur CES nächstes Jahr tatsächlich APUs und Mobilprozessoren auf Basis von Zen 2 erscheinen, heißt das nicht auch, dass die nächste Generation automatisch auf Zen 3 mit 8 Kernen basiert. Das monolitische Design kann samt verfeinerter Vega-Grafik ebenso noch mit verfeinerten CCX 4 Kernen + SMT sowie verbesserten Caches als Zen 2+ Einzug erhalten. Bei Verwendung von 2 CCX kann man auf etablierte Technik zurückgreifen (Zen 3 erfordert mehr Anpassungen). Es ist einfach noch zu früh, hier schon etwas in Zement zu gießen. Es wurde zuletzt auch schon für die nächste Stufe mit Navi als Grafik gemutmaßt. Kommt aber erst einmal nicht.

Auch die Schlußfolgerung, man könne ja im Januar den Launch platzieren, weil die Zeit das nötig oder möglich mache, halte ich für gewagt. AMD wird sich weiter bemühen zu Intel aufzuschliessen (bei den Marktanteilen, Leistung ist ja schon da). Dazu zählt auch, die Karten nicht zu früh oder zu spät auszuspielen. Soll heißen: Wenn bei Intel nichts besonderes serviert wird, dann wird auch AMD nicht den Tisch decken.
Sollte die Konkurrenzsituation aber vorerst bestehen bleiben, wird AMD so früh wie möglich die Versprechungen gegenüber Großkunden wahr machen wollen, ergo sie werden keine Pause einlegen nur weil es von der Jahreszahl sich gerade so anbietet. Das ist einfach nicht schlüssig.

Ansonsten danke für den Artikel :)

Summerbreeze
2019-10-06, 16:14:26
Zumindest ist das eine Bestätigung das TR4 erstmal bleibt. Heißt natürlich nicht, dass die neuen Threadripper auch mit den existierenden X399 Boards kompatibel sind, würde ich aber trotzdem als Indiz in diese Richtung verstehen.
Ich würde mir keine allzu großen Hoffnungen machen.
Der AsRock-Rack Support hat schon im August so einen Satz fallen gelassen, das die neuen TR nicht mehr Pin-kompatibel sind.

Könnte sich aber auch auf die kommenden WRX mit 8 Speicherkanälen bezogen haben.

JVC
2019-10-06, 17:13:50
Könnte sich aber auch auf die kommenden WRX mit 8 Speicherkanälen bezogen haben.
Tut es auch ;)

M.f.G. JVC

Mr.Smith
2019-10-06, 18:59:43
WOW. Bin jetzt schon gespannt, wie viel so ein 8Core Chiplet dann bringt in Spielen.
Dürfte ca. September 2020 auf den Markt kommen.

Gast Ritis
2019-10-06, 20:11:36
Die Präsentation bezog sich explizit auf Zen3 im Epyc 7000 Design. Wenn alles am kompatiblen Infinitiy Fabrik hängt können die auch verschiedene IO mit verschiedenen Core Chiplets kombinieren.
Ob CCX Wegfall und gemeinsamer Cache schon alles neue an Zen3 ist darf bezweifelt werden. Irgendwann würde AMD den Baukasten auch mal ausnutzen wollen...

Gast
2019-10-06, 20:25:56
Das + bei der Angabe 32+ bezieht sich wohl auf die positiven Effekte aus der Veränderung der Größe und der Anbindung( jeder Kern könnte jetzt doppelt so breit angebunden sein). Damit ginge dann auch die theoretische Bandbreite bei Schreibzugriffen hoch (war ja zuletzt bei Prozessoren mit 1 Chiplet halb so groß wie mit 2 Chiplets), sofern auch der I/O Chip ebenso verbessert wurde und dann symmetrische Kanäle für Lesen und Schreiben anbietet.


Das eine hat mit dem anderen nichts zu tun.

Die halbe Schreibbandbreite liegt daran, dass der IF in Richting Compute-Die --> IO-Die nur halb so breit ist.

Änderungen am L3-Cache ändern da überhaupt nichts, und da die Folie eindeutig sagt, dass der IO-Die identisch ist, wird sich da auch mit Zen4 nichts ändern.

Einzige Möglichkeit wäre, dass diese Limitierung nur beim Desktop-Zen besteht, und der IO-Die für Server/Threadripper in schon die doppelte Bandbreite implementiert hat.

Das ist übrigens auch der Grund, warum Zen2 bei niedrigem Speichertakt schneller sein kann, wenn man den Fabric-Clock nicht synchron zum Speicher, sondern mit maximaler Geschwindigkeit laufen lässt.

Irgendwie finde ich aber die ganze Entwicklung von AMD sehr schade.
AMD war der erste, der den Memory-Controller/Northbridge in die CPU integriert hat.
Und jetzt sind sie die ersten die den Memory-Controller wieder aus der CPU entfernen und im Grunde wieder eine getrennte Northbridge haben, auch wenn diese jetzt am Substrat der CPU und nicht mehr am Mainboard sitzt.

Gast
2019-10-07, 11:23:02
wundert mich ein wenig. Ich haette eher vermutet das AMD einen CCX mit der Zeit um ein paar Kerne erweitert oder ein Core im naechsten Schritt aus drei statt zwei CCX bestehen wuerde, aber nicht, dass sie ihn ganz weg lassen.

Bezueglich 8 Kerne im Mobile etc. Nur weil man die CCX Struktur weg laesst heisst das ja nicht das man dann nur noch 8 Kern Chips baut. Die Chips werden auch weiterhin modular sein.

Leonidas
2019-10-07, 13:14:38
Bezueglich 8 Kerne im Mobile etc. Nur weil man die CCX Struktur weg laesst heisst das ja nicht das man dann nur noch 8 Kern Chips baut. Die Chips werden auch weiterhin modular sein.


Ja & nein. Natürlich wird es auch andere Verkaufsformen geben. Aber die technische Grundlage wird dieses neue CCD mit 8C in Hardware sein. Jeder Mobile-Chip und auch jede APU wird darauf aufbauen. Will man mehr Kerne, nimmt man 2 CCD, will man weniger, wird deaktiviert. Aber einen nativen 4C oder 6C bekommt man damit nicht mehr hin. Was ja nicht schlimm ist - wenn die Grundeinheit 8C hat, dann wird AMD das im Mobile-Segment sicherlich entsprechend anbieten (neben kleineren Lösungen natürlich).

Gast
2019-10-07, 18:54:05
Ja & nein. Natürlich wird es auch andere Verkaufsformen geben. Aber die technische Grundlage wird dieses neue CCD mit 8C in Hardware sein. Jeder Mobile-Chip und auch jede APU wird darauf aufbauen. Will man mehr Kerne, nimmt man 2 CCD, will man weniger, wird deaktiviert.

AMD hat ja schon mehr oder weniger durchklingen lassen, dass es im Mobilbereich so schnell nichts mit den Chiplets wird.

Es wird also auf jeden Fall ein eigenes mobiles Design geben, und das könnte man auch mit einem 4/6-Kern Die machen, wobei ich denke dass 8-Kerne durchaus das Minimum darstellen könnten, wenn man sieht wie klein dies in 7nm schon ist.

Leonidas
2019-10-07, 19:23:40
Unwahrscheinlich *. Auch das eigene Design kommt aus demselben Design-Grundkasten. Und der sieht bei Zen 3 als kleinste Einheit eben 8C vor. Und wie gesagt geht es um Zen-3-APUs - die kommen nicht vor Anfang 2021.

* = nicht jedoch unmöglich.

Rabiata
2019-10-08, 21:27:45
Bei den 8-Kern Chiplets gibt es sicher auch Teildefekte, die dann mit weniger Kernen daherkommen. Ich wette daß wir 6C als Salvage sehen werden.

YfOrU
2019-10-10, 08:12:23
Ja & nein. Natürlich wird es auch andere Verkaufsformen geben. Aber die technische Grundlage wird dieses neue CCD mit 8C in Hardware sein. Jeder Mobile-Chip und auch jede APU wird darauf aufbauen. Will man mehr Kerne, nimmt man 2 CCD, will man weniger, wird deaktiviert. Aber einen nativen 4C oder 6C bekommt man damit nicht mehr hin. Was ja nicht schlimm ist - wenn die Grundeinheit 8C hat, dann wird AMD das im Mobile-Segment sicherlich entsprechend anbieten (neben kleineren Lösungen natürlich).

Gegen diese Theorie spricht Banded Kestrel (Raven Ridge 2) mit 2C + 3CUs. Hier hat AMD das sonst übliche 4C CCX halbiert.

Leonidas
2019-10-10, 11:28:57
... haste Recht. These ist wiederlegt und es bleibt alles möglich.