PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: Hardware- und Nachrichten-Links des 14./15. Mai 2020


Leonidas
2020-05-16, 07:33:58
Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-1415-mai-2020

Gast
2020-05-16, 07:50:15
https://www.igorslab.de/amd-sryzen-4000-als-zen-3-desktop-cpu-koennte-bis-zu-20-ipc-steigerung-bringen-interne-leistungs-und-effizienzzahlen-sollen-intel-cpus-um-ein-vielfaches-uebertreffen/

"Leider wird nicht erwähnt, ob die OEMs die Leistung von AMDs Ryzen 4000 Desktop-CPUs mit Intels Comet Lake oder der nächsten Generation der Rocket Lake Desktop-CPUs vergleichen."

Leonidas
2020-05-16, 08:50:01
Ja, aber wo anders stand, das es sich auf Rocket Lake bezog - siehe hier (ist auch in der News verlinkt):
https://www.forum-3dcenter.org/vbulletin/showthread.php?p=12310601#post12310601

Lowkey
2020-05-16, 09:02:59
AMD macht einen auf Intel und streit ein Gerücht zum Markstart der Konkurrenz?

Gast
2020-05-16, 09:33:20
Ja, aber wo anders stand, das es sich auf Rocket Lake bezog - siehe hier (ist auch in der News verlinkt):
https://www.forum-3dcenter.org/vbulletin/showthread.php?p=12310601#post12310601
Nein, nicht woanders. Der Beitrag im Forum bezog sich ja gerade auf die Aussagen von Igor, die das aber nicht hergaben.

Leonidas
2020-05-16, 10:03:43
Oops, da hab ich dann falsch vertraut. Danke für den Hinweis, ich korrigiere.

Gast
2020-05-16, 10:27:14
Ein Gedanke zur Transistorendichte:

Navi ist doch ein sehr "heißer" Chip - hohe Leistungsaufnahme bei kleiner Chipfläche.
Bei mehr als 50mio Tr./mm² läge die Fläche schnell unter 200mm².
Selbst wenn die Leistungsaufnahme etwas sänke, würde das die Kühlbarkeits-
Problematik unter der Navi bereits jetzt leidet weiter verschärfen.

Könnte die größere Chipfläche deshalb eine bewusste Entscheidung gewesen sein?
Und ergänzend: Sinkt bei geringerer Transistorendichte der Aussschuss?
Sprich: Könnte die geringe Transistorendichte gewählt worden sein um die Herstellbarkeit zu erleichtern?

Leonidas
2020-05-16, 11:09:08
Ich denke, nicht in diesem Rahmen. Der Effekt ist zwar da, aber erst bei kleineren Chips wirklich drängend.

Gast
2020-05-16, 14:25:45
Den zu Zen 3 abhebenden Hypetrain dürfte dies kaum noch bremsen – auch weil Intel nach wie vor nicht kontern kann, während AMD derzeit wie ein Uhrwerk eine erstklassige Prozessoren-Generation nach der anderen abliefert.

Wenn an den Gerüchten was dran ist, und davon ist fast auszugehen, schon bei Zen2 hat AMD eher etwas tiefgestapelt, wäre Zen3 die erste erstklassige Prozessoren Generation von AMD seit dem A64.

Von einer erstklassigen Prozessoren-Generation kann man erwarten, dass sie in jeder Linie der Konkurrenz überlegen ist, und das ist bei Ryzen einfach noch nicht der Fall, auch wenn man bisher schon sehr gute Ansätze zeigt und in Sachen Skalierbarkeit und Coreanzahl pro Sockel mittlerweile sehr deutlich vorne liegt.

Zu einer erstklassigen Prozessoren-Generation gehört aber auch dazu, dass man in der Single-Thread-Performance eindeutig und zwar durchgehend und nicht nur ein paar Prozentpunkte vor der Konkurrenz liegt, und das ist einschließlich Zen2 nicht der Fall.

Derweilen ist auffällig, das der GA100-Chip in der 7nm-Fertigung von TSMC (anscheinend die allereinfachste DUV-Variante "N7") eine drastisch höhere Packdichte aufweist als andere 7nm-Grafikchips – mit 65,4 Mio. Transistoren pro mm² immerhin +60% mehr als bei Navi 10 bzw. sogar +64% mehr als bei Vega 20.

Ist jetzt auch nicht dermaßen überragend, wenn auch natürlich viel besser als bei AMD.
Apple A12 kommt beispielsweise auf 83 MTr/mm², und das mit einem 83mm² DIE, also eher der Größenordnung eines Zen2 CCDs. Das Zen2 Chiplet kommt übrigens im Vergleich auf gerade mal 52 MTr/mm², und das obwohl der komplette IO-Bereich auf den IF-Link reduziert ist.

In der Regel gibt es beim Chipdesign auch den Tradeoff zwischen Packdichte und Taktbarkeit. Gut möglich, dass AMD bei Navi bewusst eine relativ geringe Packdichte gewählt hat um eine gute Taktbarkeit (die ja vorhanden ist) zu ermögliche, wobei natürlich gerade bei einem Grafikchip die Frage ist, ob ein mit höherer Packdichte möglicher breiterer Chip nicht trotz weniger Takt im Endeffekt besser wäre.

Der_Korken
2020-05-16, 16:48:58
Renoir hat auch >60Mio. Transistoren pro mm², also ist Nvidias Angabe schon realistisch. Warum Navi und Matisse deutlich weniger haben, ist natürlich schon interessant. Matisse kommt auf gut 50M/mm², besteht allerdings zu 50% aus SRAM, der sich extrem dicht packen lässt, was gut zu den 40M/mm² bei Navi passt. Entweder hat TSMC den 7nm zwischen 2019 und 2020 deutlich getunt oder AMD brauchte Zeit um den Prozess im Design zu beherrschen oder AMD hat sich für Matisse und Navi nicht so viel Mühe gegeben, weil man mit Zen3 und Navi2X die deutlich heißeren Eisen im Ofen hatte. Oder eine Kombination aus allem.

Mr.Smith
2020-05-16, 17:19:02
wenn man vorne liegt, absichtlich tief stapeln um dann richtig nachtreten zu können

Troyan
2020-05-16, 17:29:07
Renoir hat auch >60Mio. Transistoren pro mm², also ist Nvidias Angabe schon realistisch. Warum Navi und Matisse deutlich weniger haben, ist natürlich schon interessant. Matisse kommt auf gut 50M/mm², besteht allerdings zu 50% aus SRAM, der sich extrem dicht packen lässt, was gut zu den 40M/mm² bei Navi passt. Entweder hat TSMC den 7nm zwischen 2019 und 2020 deutlich getunt oder AMD brauchte Zeit um den Prozess im Design zu beherrschen oder AMD hat sich für Matisse und Navi nicht so viel Mühe gegeben, weil man mit Zen3 und Navi2X die deutlich heißeren Eisen im Ofen hatte. Oder eine Kombination aus allem.

Xbox One Series X hat auch nur 43 Millionen pro mm^2.

Gast
2020-05-16, 20:38:24
Bei der Einführung von Excavator hat AMD damals 30% Flächenreduktion im 28nm Prozess erreicht, nur durch den Wechsel von einer High-Performance Library auf eine High-Density Library:

https://www.tomshardware.com/news/Steamroller-High_Density_Libraries-hot-chips-cpu-gpu,17218.html

Gut möglich, dass NVidia für den riesigen A100 eine ähnliche Entscheidung getroffen hat, es hilft scheinbar bei der Leistungsaufnahme. Für den TSMC 7nm Prozess gibt es auf jeden Fall beide Versionen:

https://fuse.wikichip.org/news/2408/tsmc-7nm-hd-and-hp-cells-2nd-gen-7nm-and-the-snapdragon-855-dtco/