Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: Hardware- und Nachrichten-Links des 3. Mai 2021
Leonidas
2021-05-04, 10:11:28
Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-3-mai-2021
Badesalz
2021-05-04, 10:26:29
Wer kann den Rest der Menschheit über die einzelnen Größen aufklären?
gate utilization? parametric yield impact? used gates und actual used gates?
davidzo
2021-05-04, 11:56:56
Recgnen die a die teurere bringupphase und masken mit rein?
Das deckt sich jedenfalls nicht mit der Analyse von IC Knowledge. Die sind der Meinung dass die cost per transistor bei TSMC immer noch minimal herunter gehen:
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=75226&stc=1&d=1620122206
Leonidas
2021-05-04, 12:05:51
Möglicherweise hat Qualcomm da auch etwas übertrieben. Sie sind ja Abnehmer und daher an niedrigeren Kosten interessiert. Panikmache gehört da zum Geschäft.
Dabei wäre es, um Moore's Law auch in der Praxis durchziehen zu können, eigentlich notwendig, dass der Preis pro Transistor mit jedem Fullnode deutlich absinkt
Das ist genauer gesagt die Bedingung bzw. die Aussage von Moores Law.
Moores Law besagt nicht, dass es möglich ist immer mehr Bauteile auf gleichem Raum zu bauen, sondern es besagt dass es möglich ist immer mehr Bauteile zu gleichen Kosten zu bauen. Die benötigte Fläche dafür ist unerheblich, und gerade zu Beginn der Halbleiterindustrie wurde Moores Law auch zum Teil durch die immer günstiger werdende Fertigung pro Flächeneinheit getrieben.
Erst mit der Einführung der 300er Wafer irgendwann im Bereich der 90er/2000er Jahre haben die Kosten pro Flächeneinheit begonnen zu stagnieren, und die höhere Integrationsdichte wurde der einzige Treiber für Moores Law.
Der einzig relevante Punkt für Moores Law sind die Kosten, und so lange es nicht gelingt in Zukunft die Kosten pro Bauteil weiter signifikant zu senken ist Moores Law tot, und das schon einige Zeit.
Nebenbei ist die Tabelle ziemlich seltsam.
Wie mittlerweile bekannt ist sind die Nodebezeichnungen der Hersteller nicht vergleichbar. Wobei Qualcomm hier eigentlich kaum Intel meinen kann, sondern eigentlich nur TSMC oder Samsung, und hier passen die angegebenen Transistordichten mal so gar nicht zu dem was die Fertiger so von sich geben. Was vor allem seltsam ist, ist der Unteschied zwischen 20nm und 16/14nm, diese Nodes haben bei TSMC/Samsung kaum eine Skalierung, und sind im Grunde "gefixte" 20nm Prozesse, nachdem 20nm ja so dermaßen schlecht war und der "echte" Fullnode ausgehend von 28nm. Die Tabelle zeichnet aber durchaus eine ordentliche Skalierung zwischen 20 und 16/14 die es in der Realität einfach nicht gibt. Umgekehrt ist die Skalierung darunter extrem schwach, selbst zwischen 16/14 und 7nm liegt da nicht mal ein Fullnode in der Skalierung.
Der damit mögliche Angriff soll allerdings ziemlich langsam ablaufen und eignet sich daher eher nur im professionellen Maßstab, ist für Endanwender sowie Malware-Autoren nicht wirklich interessant.
Das haben alle Seitenkanalattacken so an sich, die sind alle extrem langsam und eher theoretischer Natur und für Einzelanwender komplett uninteressant.
Legendenkiller
2021-05-04, 12:20:17
die 2. GRafik zeigt Cost per Unit, das ist für mich was anders als kosten pro Transistor. Und dann noch aus Sicht des Fertigers.
Zumal sie von 10 auf 7 gleich gebliegen ist. die 5nm könnte nocht der geschätze / erhofft Wert sein, von wann ist die Grafik ?
in der 2016 GRafik ist mit Sicherheit nicht mit eingerechnet im großen Stil mit Chiplets zu arbeiten. Und sie Zeig die Costen aus Sicht des Käufers , vermutlich incl. all.
Die Yieldrate ist vermutlich schlechter, das ist bei Cost per Unit ebendfalls nicht berücksichtig. 98% Ausbeute bei den selben Cost per Unit ist ebend billiger als 95% Ausbeute.
PS: uns selbst wenn die Quallcom werte nicht stimmt, zeigt es das es pro Transistor nicht mehr billiger wird oder nur noch minimal.
Schau mal was beo 90-28nm passiert ist , damit konnte man die Transistor zahl bei gleichen preis um 50% erhöhen.
Bei 10/7/5nm sind es bestenfalls noch 10% ... evtl. auch ein Grund warum in den letzen Jahren lieber die Taktfrequenz bei unverhältnissmaßigen Verbrauch hochgeprügelt wird als es mit mehr Transistoren zu machen..
Eldoran
2021-05-04, 12:42:05
Ian cutress hat das auf youtube kurz erläutert. das Problem ist, dass die Design Rules der neueren Prozesse zunehmend restriktiv in das Design eingreifen und leere Stellen/Umwege erzwingen. Damit sinkt die tatsächlich erreichbare Transistorendichte gegenüber der theoretischen Dichte.
siehe auch https://fuse.wikichip.org/news/3320/7nm-boosted-zen-2-capabilities-but-doubled-the-challenges/
Das Problem der kosten ist aber überhaupt nicht neu - AMD hat vor Jahren erklärt, dass der Sprung von 16/14nm zu 7nm weitgehend konstante Transistorenkosten hatte. Allerdings zahlt es sich in dem Bereich normalerweise aus, da die daraus resultierenden Prozessoren eine höhere Leistung erreichen und damit einen höheren Stückpreis.
Der Sprung von 28nm auf 20nm wäre ja krass, auch der Sprung von 10nm auf 7nm ist nicht ohne...
Die Behauptungen auf Twitter bezüglich RDNA3 sind schon etwas abgespaced... 2,5x schneller als RDNA2 (also gesamt 3,5x so schnell als RDNA2, oder meint der 2,5x so schnell als RDNA2 und hat es schlicht falsch formuliert?). Wie sollte das denn bitte vom Verbrauch her funktionieren? Mit 5nm spart man vielleicht 30% beim Verbrauch ein. Das würde bedeuten, dass RDNA3 245% mehr Leistung bei gleichem Verbrauch schaffen müsste, und das, obwohl so viele behaupten, dass man auf Chiplets wechseln will (was mehr Verbrauch bedeutet). Also wird man wohl auch das Power Target nach oben schrauben müssen, was ich jetzt nicht gerade toll finde.
Und was genau bedeuten die 2,5x schneller? Reine Rechenleistung? Da hat Ampere ja auch gegenüber Turing fast das dreifache, für dann grob 30% mehr FPS. Da AMD ja auch viel über die Shader machen muss (RT und später dann auch mal der DLSS Konkurrent), wäre eine Steigerung sicher wünschenswert, aber wie gesagt: Die Steigerung gibt's halt auch nicht geschenkt. Und wenn man bedenkt, wie viel Effizienzsteigerung AMD in der letzten Zeit geschafft hat, frage ich mich, wie man das weiter schaffen will. Also ich bin da eher skeptisch über die Angaben.
Ian cutress hat das auf youtube kurz erläutert. das Problem ist, dass die Design Rules der neueren Prozesse zunehmend restriktiv in das Design eingreifen und leere Stellen/Umwege erzwingen. Damit sinkt die tatsächlich erreichbare Transistorendichte gegenüber der theoretischen Dichte.
Das erklärt trotzdem nicht diese Zahlen. TSMC spricht bei 7nm von 95 Millionen pro mm².
Diese Folie von 17 Millionen theoretisch und 10 Millionen erreichbar, und wir haben reale Hardware im Bereich von 45-75 Millionen Transistoren/mm² in TSMCs 7N.
Das deckt sich jedenfalls nicht mit der Analyse von IC Knowledge. Die sind der Meinung dass die cost per transistor bei TSMC immer noch minimal herunter gehen:
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=75226&stc=1&d=1620122206
In deinem Bild sieht man auch schön die nicht vorhandene Skalierung zwischen 20nm und 16nm, was in der Qualcomm Tabelle ganz anders aussieht.
Das Gejammer bzgl. Kosten in der Chipfertigung ist ja nicht neu.
Ein paar Punkte, warum man an der Spalte 'Kosten' zweifeln sollte, wurden ja schon erwähnt.
Und auch warum die Entwicklung immer weiter geht und genutzt wird.
Ich habe zudem den Verdacht, dass das Zustandszahlen waren. Dass die Fertigung mit der Zeit günstiger wird, ist jedoch alter Hut. Die Ausbeute hingegen steigt. In der Grafik beträfe das alles kleiner 28. 28 dürfte weitgehend und 40+ recht sicher ausgereift gewesen sein. Laut Wiki produziert TSMC weiterhin auch auf 200er und 150er und in 130nm.
Wenn das jeweils Zahlen zum Zeitpunkt der Einführung sind, habe ich natürlich unrecht.
vBulletin®, Copyright ©2000-2025, Jelsoft Enterprises Ltd.