Diskussion zu: Hardware- und Nachrichten-Links des 8. September 2021

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-8-september-2021

[Kriegsgeier]

diese "erschreckende" Preissteigerungen von den Wafern werden aber nicht 1 zu 1 auf den fertigen Chip weitergegeben, da es mit z.B. 5nm wesentlich mehr chips pro Wafer hergestellt werden.

Es sei denn Nvidia will wieder mal auf Dickehose machen und macht ein 900 mm² Chip ;)

[Leonidas]

Natürlich. Bei einem Chip mit gleicher Transistorenmenge ist der Preis in der nächsten Fertigung identisch - weil grob halbierter Platz, was die Preissteigerung ausgleicht.

Aber wenn man mehr Transistoren verbauen will, dann greift die Preissteigerung. Wenn man die doppelte Anzahl an Transistoren verbaut, wird es grob +80% teurer.

[Legendenkiller]

diese "erschreckende" Preissteigerungen von den Wafern werden aber nicht 1 zu 1 auf den fertigen Chip weitergegeben, da es mit z.B. 5nm wesentlich mehr chips pro Wafer hergestellt werden.

Es sei denn Nvidia will wieder mal auf Dickehose machen und macht ein 900 mm² Chip ;)


Bisher werden Chips bei jeder kleineren Fertigungsgröße trotzdem noch größer. Wobei sich das auch abflacht und immer mehr an seine Grenzen stößt.
Bei den aktuellen Ankündigungen wird ein 4070 Chip in 5nm mindestens genauso Groß werden wie der 3070 in 8nm.

So wie es aussieht fallen bei 3nm die Kosten pro Transistor faktisch nicht mehr.
Das Gesetz des abnehmenden Ertrags gilt halt überall.

https://d3i71xaburhd42.cloudfront.net/5c6e6ff1269d346559afbed753c132de372c731c/2-Figure3-1.png

https://i.redd.it/1nlky813msl11.png

[Gast]

Hallo,
mal eine grundsätzliche Frage dazu:
Kann jemand was sagen, wie es zu den unterschiedlichen Waferpreisen für verschiedene Prozesse kommt? Benötigen kleinere Prozesse eine höhere Reinheit des Kristalls und die notwendige Selektion bestimmt den Preis? Oder werden die Wafer für verschiedene Prozesse gänzlich anders hergestellt?
Ich dachte immer die Waferherstellung ist immer gleich, bis auch die vershciedenen Durchmesser.

[YeahBuoy!]

Mal doof gefragt; macht dieser Midlife Kicker überhaupt Sinn? Einerseits, wie von Leo beschrieben, wird das bei den Entwicklern vermutlich zu Mehraufwand führen (den sicher einige meiden möchten) und andererseits hätte ich jetzt eher vermutet das MS zunehmend das Xbox Cloud Angebot zunehmend in den Fokus rückt da sonst überall ja auch eher Abodienste (Office 365, zukünftig Windows 365, ...) gepusht werden.

Hinsichtlich der TSMC Tabelle frage ich mich, als absoluter Laie, ob zukünftig die Chips überhaupt noch nennenswert kleiner werden können wenn Performance im Mittelpunkt steht. Ich meine aufgeschnappt zu haben das nur mehr Performance (und damit höherer Verbrauch & Abwärme) oder gleiche Performance bei weniger Verbraucht geht, aber beides gleichzeitig nicht möglich ist. Ich stelle mir das bei noch kleineren Chipabmaßen mit potenter Leistung auch schwierig vor die adequat zu kühlen (vom Verbrauch mal abgesehen, aber da glaube ich das das außerhalb Europas mit eher billiger Energieversorgung nicht von Interesse ist).

[smalM]

Man sollte dazu wissen, daß der gute Herr Chia nicht über Insiderwissen verfügt, sondern sich das über eine seltsame und wilde „Investitionsrechnung“ aus den Fingern gesaugt hat.
Ich halte seine Betrachtungen zu Prozessorarchitekturen für sehr viel gehaltvoller….

[Gast]

Ich meine aufgeschnappt zu haben das nur mehr Performance (und damit höherer Verbrauch & Abwärme) oder gleiche Performance bei weniger Verbraucht geht, aber beides gleichzeitig nicht möglich ist. Ich stelle mir das bei noch kleineren Chipabmaßen mit potenter Leistung auch schwierig vor die adequat zu kühlen (vom Verbrauch mal abgesehen, aber da glaube ich das das außerhalb Europas mit eher billiger Energieversorgung nicht von Interesse ist).

Klar geht auch höhere Performance bei niedrigerem Verbrauch, aber weder Intel, noch AMD, noch Nvidia sind daran interessiert, weil alles auf Kante gebastelt wird.
Wieso 10% mehr Leistung bei 5% weniger Verbrauch akzeptieren, wenn man genauso 20% mehr Leistung bei 10% mehr Verbrauch haben kann? Eins muss man sich immer vor Augen halten ... je mehr man in die Extreme geht um so niedriger wird der Leistungsgewinn pro Watt.

[Platos]

Also angenommen, die Preise bei TSMC sind jetzt wieklich so teuer... Dann geht man einfach zu Samsung. Notfalls ist dnan eben der Chip dort mininalst schlechter. Für absolute Top-Dogs, wo Strom etc. limmitiert, kann man immer noch TSMC verwenden. Qualcomm nutzt mittlerweile selbst für SD 800-er Reihe Samsung. (Ja, sind keine fetten GPU Chips, aber trotzdem).

So viel schlechter ist Samsung jetzt auch nicht (die Kapazitäten sind aber vlt. nicht so gross).

Ich glaube ja immer noch, dass nvidia nur bei den Top-Dogs TSMC verwendet bzw. nicht für Gamer Grafikkarten.

[Leonidas]

Kann jemand was sagen, wie es zu den unterschiedlichen Waferpreisen für verschiedene Prozesse kommt?

Neue Prozesse sind immer eine bessere Technik. Wenn man da in gewisse HighEnd-Bereiche kommt, dann wird es teurer - das ist der Lauf der Welt.




Also angenommen, die Preise bei TSMC sind jetzt wieklich so teuer... Dann geht man einfach zu Samsung.

Erstens hat Samsung keinen vergleichbar guten 5nm. Was Samsung mit 3nm hinbekommt, steht noch in den Sternen.

Und zweitens hat auch Samsung gerade die Preise erhöht - und dürfte für NextGen-Nodes genauso stark hinlangen. Wieso nicht, wenn man trotzdem ausgebucht wird?

[iamthebear]

Das sind keine geleakten Daten von TSMC. Das war eine Schätzung eines Analysten im letzten Jahr. Diese war eigentlich nur basierend auf finanziellen Basisdaten wie z.B. Investitionskosten. Technische Daten wie der Belichtungsaufwandwurden da gar nicht berücksichtigt:

https://semiwiki.com/forum/index.php?threads/5nm-wafer-cost-very-high.13101/

[Gast]

Kann jemand was sagen, wie es zu den unterschiedlichen Waferpreisen für verschiedene Prozesse kommt?


Das sind ja nicht die Preise der Rohlinge sondern der fertig belichteten Wafer.

[Gast Ritis]

Bei den Waverkosten wäre ein Vergleich auf basis der Kosten je Transistor interessant, z.B. gemessen an SRAM Zellen. Über echte Chip-Designes wird man das leider nicht runterbrechen können.

Für Xbox Series S Refresh macht das absolut Sinn. Bare Metal Programmierung ist wahrscheinlich bereits Geschichte bei den Konsolen und auf Basis von DX-Ultimate passt ein SKU zwischen die aktuelle S und X dazwischen. Dann wäre S die FullHD Konsole, eine S+ für WQHD und die X für 4k. Die S wurde bereits machesmal als zu schwach für 1440 kritisiert. Gut möglich dass dann irgendwann auch eine X+ für 120Hz 4k Gaming kommt.

Bin gespannt ab wann typische Maus/Tastatur-Games auch so auf den Konsolen gezockt werden... das könnte sich diese Gen doch etablieren...

[iamthebear]

Hallo,
mal eine grundsätzliche Frage dazu:
Kann jemand was sagen, wie es zu den unterschiedlichen Waferpreisen für verschiedene Prozesse kommt? Benötigen kleinere Prozesse eine höhere Reinheit des Kristalls und die notwendige Selektion bestimmt den Preis? Oder werden die Wafer für verschiedene Prozesse gänzlich anders hergestellt?
Ich dachte immer die Waferherstellung ist immer gleich, bis auch die vershciedenen Durchmesser.

Also es gibt hier mehrere Faktoren:
a) Technische Faktoren:
Der größte ist hier die Belichtung.
Das Problem bei konventioneller Belichtung ist, dass das verwendete Licht auf Grund der Wellenlänge eine Ungenauigkeit hat, die schon deutlich größer als die Breite der entsprechenden Schaltungen ist. Das ist wie wenn du feine Details mit einem extrem dicken Buntstift zeichnen willst.
Man hat dieses Problem bisher so gelöst, dass mehrere um ein paar nm leicht versetzte Belichtungsdurchgänge verwendet werden, die jeweils nur einen Teil des Schutzlacks wegbrennen.
Das Problem daran: je kleiner die Strukturen desto mehr Belichtungsdurchgänge sind notwendig, was das Ganze deutlich teurer macht.

Seit 7nm kommt EUV bei einigen Layern zum Einsatz. Dies löst das Problem der mehreren Belichtungszyklen, da die Wellenlänge kürzer ist und somit die Belichtung genauer (vergleichbar mit einem freinen Bleistift statt dem großen Malerpinsel).
Das Problem daran: Das EUV Equipment ist extrem aufwändig und schweineteuer, da EUV zwar ein Problem löst aber dafür einige weitere erzeugt z.B. dass sich EUV Licht nicht mehr mit gewöhnlichen Spiegeln umlenken lässt.
Je mehr Layer mit EUV beleichtet werden, desto mehr ist das EUV Equipment ausgelastet.

b) Kaufmännische Faktoren:
Die Investitionen in 3/5nm Fertigung ist extrem hoch sowohl was die Forschung angeht als auch die Kosten für die Fabriken.
Diese Investitionskosten müssen in den ersten Jahren wieder rein geholt werden. Besonders die Kunden im ersten Jahr zahlen noch einen kräftigen Aufschlag dafür die ersten zu sein aber z.B. Apple ist bereit diesen Aufpreis zu zahlen, selbst wenn die Kosten/Transistor mit der neuen Technologie sogar teurer sind, da sie die Vorteile bei der Energieeffizienz in ihren Smartphones brauchen.
Die Investitionen in die 28nm und älter sind hingegen bereits abgeschrieben und hier gibt es auch genug Mitbewerber. Hier müssen lediglich die laufenden Kosten gedeckt werden.

c) Aus Punkt 1+2 ergibt sich der Verkaufspreis pro Wafer von TSMC an z.B. AMD.
Nun stellt sich jedoch noch die Frage des Yields (Ausbeute) also wie hoch ist der Anteil an funktionsfähigen Chips. Bei einer neuen Fertigungstechnologie ist die Ausbeute in der Regel nicht allzu gut. Diese wird erst mit der Zeit verbessert. Setzt man nun auf eine Technologie mit 40% Ausbeute sind die Kosten pro Chip doppelt so hoch als bei einer Technologie mit 80% Ausbeute.
Ein zweiter Faktor ist hierbei die Chipgröße. Je größer der Chip desto größer ist die Wahrscheinlichkeit, dass dieser defekt ist. Deswegen werden bei einer neuen Technologie am Anfang eher kleinere Chips aufgelegt oder Chips aus dem Server/HPC Bereich wo genug Deckungsbeitrag da ist. dass man es verkraften kann wenn einige davon ausfallen.

d) Was jetzt nicht direkte Auswirkungen auf die Fertigungskosten hat aber auch beachtet werden muss: Je kleiner die Fertigungstechnologie desto höher ist der Aufwand einen Chip zu designen. Dieser Aufwand steigt derzeit exponentuell an. Im 5nm Bereich hat man es hier in der Regel mit hohen 3 stelligen Millionenbeträgen zu tun. Das muss natürlich auch mitberücksichtigt werden.
In manchen Fällen wie z.B. von TSMC 7nm auf 6nm entfallen die Designkosten, da die Technologien designkompatibel sind. Bei einem echten Shrink z.B. von 7nm auf 5nm ist dies in der Regel nie der Fall bzw. sind unterschiedliche Hersteller generell nicht kompatibel.
Hier kommt noch das vertragliche Problem dazu. dass Mitarbeiter eines Design Teams üblicherweise 2-3 Jahre danach keine Chips für Mitbewerber designen dürfen d.h. z.B. die Nvidia Mitarbeiter die Ampere für Samsung 8nm designed haben dürfen bis 2022 nicht dafür eingesetzt werden um Lovelace für TSMC 5nm zu designen. Dafür braucht es ein komplett eigenes Design Team.
Der Grund dafür ist, dass es beim Designen einen vollständigen Know How Austausch zwischen TSMC und Kunde gibt und diese verhindern wollen, dass dieses Know How an Mitbewerber weitergegeben wird.

[iamthebear]

Hinsichtlich der TSMC Tabelle frage ich mich, als absoluter Laie, ob zukünftig die Chips überhaupt noch nennenswert kleiner werden können wenn Performance im Mittelpunkt steht. Ich meine aufgeschnappt zu haben das nur mehr Performance (und damit höherer Verbrauch & Abwärme) oder gleiche Performance bei weniger Verbraucht geht, aber beides gleichzeitig nicht möglich ist. Ich stelle mir das bei noch kleineren Chipabmaßen mit potenter Leistung auch schwierig vor die adequat zu kühlen (vom Verbrauch mal abgesehen, aber da glaube ich das das außerhalb Europas mit eher billiger Energieversorgung nicht von Interesse ist).

Das was du meinst sind glaube ich die Angaben von TSMC zu einer neuen Technologie.

Hier gibt es in der Regel 3 Angaben (Beispiel 7nm vs. 5nm).
a) 30% geringerer Verbrauch
b) 15% mehr Takt
c) 10-84% höhere Transistordichte (je nachdem ob analoge Einheiten, SRAM oder Logik), im Schnitt ca. 40%

a und b schließen sich gegenseitig aus.

Würde AMD nun Navi21 von 7nm auf 5nm shrinken so haben sie 3 Möglichkeiten:
a) Der Takt bleibt gleich. Der Verbrauch ist 30% niedriger und es kommen bei gleicher Ausbeute 40% mehr Chips pro Wafer raus (da die Chips kleiner sind)
b) Der Takt wird um 15% erhöht. Der Verbrauch bleibt gleich, ist jedoch um 40% höher pro Fläche da der Chip kleiner ist also eventuell schwieriger zu kühlen wenn man die Hitze nicht vom Die weg bekommt. Zusätzlich kommen 40% mehr Chips pro Wafer raus (bei gleicher Ausbeute).
c) AMD shrinkt Navi21, lässt den Takt gleich, verbaut aber 50% mehr Einheiten. Dadurch bleiben Fläche und Verbrauch ca. gleich, die Performance steigt um 50%. Pro Wafer kommen bei gleicher Ausbeute ca. gleich viele Chips raus.

Das langfristige Problem ist eher, dass die Kosten/Wafer von Generation zu Generation ansteigen und dass die Vorteile einer neuen Technologie bei Weitem nicht mehr so groß ist wie es der Namen vermuten lässt.
Im CPU Bereich kommt noch das Problem der mangelnden Parallelität hinzu. Bei nicht Multithreaded Software müssen übermäßig viele Transistoren investiert werden um eine kleine Verbesserung in der Leistung/Kern zu erreichen. Weiters steckt die RAM Latenz seit 20 Jahren bei ca. 50ns fest, was immer mehr und mehr CPU Zyklen entspricht und durch immer größere Caches kompensiert werden muss. Von den 80mm² eines Zen 3 Compute Dies entfällt die Hälfte auf den L3 Cache.

[Leonidas]

Das sind keine geleakten Daten von TSMC. Das war eine Schätzung eines Analysten im letzten Jahr. Diese war eigentlich nur basierend auf finanziellen Basisdaten wie z.B. Investitionskosten. Technische Daten wie der Belichtungsaufwandwurden da gar nicht berücksichtigt:

https://semiwiki.com/forum/index.php?threads/5nm-wafer-cost-very-high.13101/

Danke für den Hinweis!

[Rabiata]

Klar geht auch höhere Performance bei niedrigerem Verbrauch, aber weder Intel, noch AMD, noch Nvidia sind daran interessiert, weil alles auf Kante gebastelt wird.
Wieso 10% mehr Leistung bei 5% weniger Verbrauch akzeptieren, wenn man genauso 20% mehr Leistung bei 10% mehr Verbrauch haben kann? Eins muss man sich immer vor Augen halten ... je mehr man in die Extreme geht um so niedriger wird der Leistungsgewinn pro Watt.
Es gibt da die Faustregel daß der Verbrauch etwa zur dritten Potenz der Taktfrequenz proportional ist.
Pro Takt müssen einmal die parasitären Kapazitäten im Chip umgeladen werden. Außerdem muß auch die Versorgungsspannung proportional zur Frequenz wachsen. Damit steigt aber auch der Stromverbrauch pro Takt mit dem Quadrat der Spannung => insgesamt 15% mehr Verbrauch für 5% mehr Leistung.

Man sehe sich auch mal die Verbrauchswerte von Mobilprozessoren im Vergleich zu den Desktopversionen an. Ein "größerer" Chip mit langsamem Takt ist im Verbrauch optimal, aber kostet mehr, weil mehr Fläche auf den teuren Wafern verbraucht wird.

[Mr.Smith]

evtl. dann auch mit dolbyvision bluray wiedergabe?!