3D-DRAM - Revolution bei DRAM-Speicherdichte?

[basix]

Hallo zusammen

Gestern erschien ein Artikel bei CB, welcher 3D DRAM anspricht:
https://www.computerbase.de/2023-05/3d-dram-konzepte-fuer-gestapelte-speicherzellen-wie-bei-3d-nand/

https://pics.computerbase.de/1/0/7/6/4/2-9b4179547c3d4945/2-1080.b9f84d45.jpghttps://pics.computerbase.de/1/0/7/6/4/2-9b4179547c3d4945/3-1080.a96ea490.jpg
Prinzipiell nimmt man hier einen NAND-Prozess und adaptiert ihn für den Gebrauch als DRAM. Sehr interessante Sache. Auch Samsung spricht von VS-DRAM (VS = Vertical Stacked), Infos sind ebenfalls im CB Artikel verlinkt.

Was meint ihr? Hype oder real? Hinter dem Thema steckt unter anderen NEO Semiconductor, welches 2020 einen sogenannten X-NAND postuliert hat:
https://www.computerbase.de/2020-11/x-nand-qlc-kapazitaet-slc-leistung/

Hier ebenfalls ein Paper zu Intel & 3D DRAM:
https://blocksandfiles.com/wp-content/uploads/2023/05/Handy-Coughlin-Emerging-Memory-Report-3D-DRAM-excerpt-for-Chris-Mellor.pdf

[Mortalvision]

Kann mal jemand diese Kiddie-Skala durch eine exakt logarithmische oder klassische Skala ersetzen? Das sieht ja schlimm aus. Immer diese Marketing-Schwurbler.

3D-RAM kannste ja sicher machen. Aber dann musste das auch gut kühlen. So ein paar Heatpipes drinnen und nen Kühler+Lüfter auf alle vier Sticks druff, dann wird das schon :freak:

[Tobalt]

Die Frage die sich mir stellt: warum?

DRAM ist lahm, und wird normalerweise auf dem Board angebunden. Man kann einfach mehr Chips hinpflastern, Boardspace ist ja nun nicht so limitiert wie Diespace.

Spart das stacking Produktionskosten/bit ?

[basix]

3D-RAM kannste ja sicher machen. Aber dann musste das auch gut kühlen. So ein paar Heatpipes drinnen und nen Kühler+Lüfter auf alle vier Sticks druff, dann wird das schon :freak:

Energieverbrauch sinkt, da es 3D ist (Speicherzellen sitzen näher zusammen). Und ausserdem ist DRAM heutzutage in den meisten Anwendungsfällen nicht limitierend hinsichtlich Hitzeentwicklung (die Speicherzellen an sich). Wenn was Hitze erzeugt sind es eher die DRAM-PHY und nicht die Speicherzellen.

Die Frage die sich mir stellt: warum?

DRAM ist lahm, und wird normalerweise auf dem Board angebunden. Man kann einfach mehr Chips hinpflastern, Boardspace ist ja nun nicht so limitiert wie Diespace.

Im Mobilbereich würden alle gerne weniger Packages auf ihre Mainboards pflastern, wenn sie eine bestimmte Speichermenge erreichen. Server und Desktop laufen mit 1x DIMM pro Channel schneller als mit 2x DIMM. Ausserdem ist bei 12-Channel im Serverbereich das ganze Server-Chassis mit DRAM-DIMMs belegt, viel mehr Platz hat man dort nicht. Sind jetzt nur ein paar Gründe aber mehr Speicher auf der selben Fläche ist immer ein grosser Vorteil. Insbesondere auch wenn man an HBM denkt, wo 3D-DRAM direkt zu massiven Erhöhungen der Speichermenge führen würde, ohne das man mehr Die übereinanderstapeln muss (man kann bei 2...16-hi bleiben und erreicht >100x Speichermenge).

Spart das stacking Produktionskosten/bit ?
Die News also nicht gelesen? :) Es spart massiv an Kosten. 3D-DRAM ist vom Prinzip her nichts anderes and V-NAND. Und V-NAND ist viel günstiger pro Bit als planarer NAND, da die Bit-Density in Bit/mm2 massiv angestiegen ist. Genau das selbe würde mit 3D-DRAM erreicht werden. Und da 3D-DRAM prozesstechnisch auf V-NAND aufsetzt, ist sehr viel von der Infrastruktur und Prozesstechnik bereits vorhanden.

[Skysnake]

Die Frage die sich mir stellt: warum?

DRAM ist lahm, und wird normalerweise auf dem Board angebunden. Man kann einfach mehr Chips hinpflastern, Boardspace ist ja nun nicht so limitiert wie Diespace.

Spart das stacking Produktionskosten/bit ?

Naja, du brauchst schon mal nur einem Wafer. Auch das Packaging musst du dann mit einmal machen. Also das wird schon einiges sparen.

[basix]

Ausserdem: Wenn DRAM genug dicht wird, könnte man ihn gleich auf die CPU oder GPU stapeln :D

1 Tbit = 128 GByte. Das reicht für sehr viele Consumer Anwendungen. Dann spart man sich nicht nur die Board-Space sondern kann gleich auf TByte/s DRAM Bandbreite gehen.

[Mortalvision]

Hat hier jemand HBC statt HBM gesagt? :freak:

[Gast]

Ausserdem: Wenn DRAM genug dicht wird, könnte man ihn gleich auf die CPU oder GPU stapeln :D


Macht man eh schon, in nicht thermisch limitierten Szenarien (SOCs)