E-Core Xeons (Sierra Forrest H1 2024, 144-288C)

[davidzo]

Bisher spielte sich das hier entweder im Meteorlake Thread oder im Sapphire Rapids Thread ab. Passt beides nicht, daher hier der eigene Thread!

Neuigkeiten zu Sierra Forrest: https://www.computerbase.de/2023-09/intel-server-prozessoren-sierra-forest-bekommt-doppelt-so-viele-kerne-wie-gedacht/

Es sind also doch doppelt soviele Cores wie gedacht: 288C im Maximalausbau. Damit stehen die Chancen gegen AMD Bergamo gar nicht mal schlecht und auch Ampere Computing hat beim Corecount das Nachsehen.

Intel klotzt hier mal richtig, nice! Kein Wunder dass man bei Intel mit viel mehr Nachdruck von Sierra redet und seltener von Granite Rapids. Die wussten dass Sierra der größere Gamechanger ist während Granite wohl beim Core-count nicht zu AMD aufschießen können wird.


Intels Chiplet Strategie betrifft ab 2024 also bereits die vollen Produktpalette. Im Server bedeutet das:
- Recht große Chiplets mit DDR5 SI integriert, analog zu bisherigen Sapphire Rapids und Emerald rapids produkten.
- i/o fabric was die Cores und Caches zusammen-stitcht und an den Enden wird je wein i/o DIE angeschlosen.

- Granite Rapids geht bis zu 3x Computer DIEs, Sierra nur bis 2x. Sierra mit 144 Cores ist wohl der größere DIE und das ist erstaunlich, da Sierra noch vor Granite launcht.

Intel launcht ihren Intel3 Prozess also mit dem Big DIE zuerst. Sehr ungewöhnlich!

[w0mbat]

Hier gibt es ja immer wieder Diskussionen über Moore's Law is Dead (Youtuber). Er hat vor über einem halben Jahr genau das gesagt: 334-core & 512-core SFR ist tot und es gibt jetzt eine 288-core Version: https://youtu.be/BNXlRdAKWTE?t=83

Zu SFR: ich bin gespannt, wie Intel's E-cores gegenüber AMD's Zen 4c aussehen. Angeblich wurde SFR für Facebook/Meta entwickelt, die dann aber lieber Bergamo genommen haben.

[dildo4u]

Es macht für niemand Sinn nur auf AMD zu setzen.
Siehe z.b Threadripper die werden ständig teuer und kommen immer später, Kapazitäten sind zu begrenzt um alle Kunden zu befriedigen vor allem wenn jetzt tonnen KI Systeme gekauft.

[Zossel]

Es macht für niemand Sinn nur auf AMD zu setzen.
Siehe z.b Threadripper die werden ständig teuer und kommen immer später, Kapazitäten sind zu begrenzt um alle Kunden zu befriedigen vor allem wenn jetzt tonnen KI Systeme gekauft.

Welches Problem davon hat Intel nicht?

[y33H@]

Woher auch immer MLID das mit 512c für SFR-SP her haben will, ein Blick auf das Package reicht ... wo sollen da vier Compute Dies hinpassen? Sierra Glenn ist noch mal paar Prozent flotter als Gracemont, sprich bei 288c ein Biest.

[mocad_tom]

Angenommen man gibt jedem E-Core 1.1W Verbrauch, dann ist man dort schon bei 317Watt.

Da hat man aber dann noch nicht das Mesh und den Memory-Controller gefüttert.

Wie hoch wird ein Intel 3 E-Core mit 1.1W takten? Schafft der dann 2.8GHz?

[davidzo]

Es macht für niemand Sinn nur auf AMD zu setzen.
Siehe z.b Threadripper die werden ständig teuer und kommen immer später, Kapazitäten sind zu begrenzt um alle Kunden zu befriedigen vor allem wenn jetzt tonnen KI Systeme gekauft.

Bergamo ist für AMD sehr günstig herstellbar. Das sind weniger als 600mm2 an N4 Silizium, also weniger als zwei Navi33 oder vier Phoenix Mobilchips, plus das io/die im N6 Prozess der bei der cost per transistor aktuell der sweetspot ist. Zudem wird kein exotisches packaging benötigt.

Allerdings wird ein 288C Sierra forrest trotzdem ein ganz anderes Leistungskaliber. AMD ist jetzt unter Druck möglichst schnell Zen5C folgen zu lassen und diesmal vielleicht nicht auf den Maximalausbau zu verzichten (192C bergamo war ja zumindest mal geplant).

Angenommen man gibt jedem E-Core 1.1W Verbrauch, dann ist man dort schon bei 317Watt.

Da hat man aber dann noch nicht das Mesh und den Memory-Controller gefüttert.

Wie hoch wird ein Intel 3 E-Core mit 1.1W takten? Schafft der dann 2.8GHz?


Ich würde davon ausgehen dass Sierra Forest einen ähnlichen Taktrückgang gegenüber RTL mitmacht wie Zen4C gegenüber Zen4. Also Basetaktraten um die 2Ghz und Turbotaktraten um die 3Ghz.

Laut Cheese and Chips sind die E-Cores in Alderlake bei 1,5Ghz-2Ghz am effizientesten, skalieren bis 3Ghz bei etwa 3Watt per Core und danach nur noch schlecht. Bei 1,5Ghz und ca. 1 Watt pro Core ist die perf per watt im integerlastigen Szenario 70% besser als die P-Cores bei gleicher Leistung.

Intel3 ist ein fullnode Sprung plus ein halfnode Sprung, wobei letzterer vor allem High Density Libraries bringt und nicht performance.

Bisher sieht Intel4 nicht so aus als wenn damit höhere Taktraten möglich sind und ein density fokussierter Intel3 wird das wohl nicht ändern.

Intel gab in der MTL Präsentation >20% Power efficiency für den Intel4 Node gegenüber Intel7 an. Intel3 kann da als half node vielleicht nochmal 15% drauf legen.

Der Sockel hat ein Limit von 500W. Pro Core ergibt sich ein Budget von 1,7Watt, mit Fabric, Speichercontroller und i/o bleiben eher unter 1,5W übrig.
Umgerechnet in Intel7 (*1,38) wären das ca. 2Watt pro Core. Damit sollten 2,2-2,5Ghz drin sein. Aus Yieldgründen werden es bei einer ServerCPU aber eher 2Ghz und dann ein opportunistischer Turbo on Top.

Wenn ich die 1,7x Effizienz zwischen GLC und GMT Architektur mit den 1,38x Effizienzverbesserung durch die Fertigung multipliziere komme ich fast genau auf die 240% Effizienzverbesserung die Intel in den Folien für sierra forest ankündigt.

Mit 288C und 500W kann man davon ausgehen dass ein 128C 360W Begamo deutlich geschlagen wird.
In SpecInt2017_1T ist GMT nur 20% hinter Zen4 IPC. Allerdings hat GMT bisher auch einen Taktnachteil, kein SMT und skaliert durch den shared L2 und die gesharte Bus-Anbindung schlechter mit MT Last. In Anandtechs Tests war das eher Faktor 2x gegenüber Golden Cove, welcher grob mit Zen4 vergleichbar ist. Bergamo hat zwar 256Threads aber es fehlt weitgehend der Zen4 Taktvorteil, so dass er schätzungsweise etwas unterhalb eines hypothetischen 256C Sierra forest landet. Bei 360Watt vs 500Watt wäre das aber immer noch die höhere Effizienz.

[Gipsel]

Bei 1,5Ghz und ca. 1 Watt pro Core ist die perf per watt im integerlastigen Szenario 70% besser als die P-Cores bei gleicher Leistung.Man würde dort beid er Performance pro Kern aber vermutlich beträchtlich hinter Zen4(c) liegen, was bald knapp werden könnte, das mit mehr Kernen kompensieren zu wollen (auch weil Zen4c SMT zur Verfügung steht).
Umgerechnet in Intel7 (*1,38) wären das ca. 2Watt pro Core. Damit sollten 2,2-2,5Ghz drin sein. Aus Yieldgründen werden es bei einer ServerCPU aber eher 2Ghz und dann ein opportunistischer Turbo on Top.Bergamo taktet bei 2W pro Kern insbesondere bei Integerlast vermutlich höher (Baseclock sind 2,25GHz, die eher nur bei sehr fordernden Workloads anliegen). Zen4c hat bei gleichem Takt eine merklich höhere Leistung, dazu kommen noch +20 bis 25% im Schnitt, wenn SMT genutzt wird. Da braucht intel vermutlich schon die 500W, um die Bergamo-Performance merklich zu überbieten.
In SpecInt2017_1T ist GMT nur 20% hinter Zen4 IPC. Allerdings hat GMT bisher auch einen Taktnachteil, kein SMT und skaliert durch den shared L2 und die gesharte Bus-Anbindung schlechter mit MT Last.Genau.

[latiose88]

Heißt GMT etwa Gracemount Threads oder anders ausgeschrieben?

[davidzo]

Man würde dort beid er Performance pro Kern aber vermutlich beträchtlich hinter Zen4(c) liegen, was bald knapp werden könnte, das mit mehr Kernen kompensieren zu wollen (auch weil Zen4c SMT zur Verfügung steht).

Das sind jetzt aber Alderlake Werte (Chips and Cheese), nicht sierra forrest. Seitdem ist schon eine lange Zeit vergangen und Crestmont soll mit IPC verbesserungen kommen. Selbst Gracemont in Raptorlake dürfte schon besser sein als die chips and Cheese daten. Die RTL E Cores haben nicht nur eine bessere Taktbarkeit sondern auch eine höhere IPC in MT Workloads durch den verdoppelten shared l2 cache.


Bergamo taktet bei 2W pro Kern insbesondere bei Integerlast vermutlich höher (Baseclock sind 2,25GHz, die eher nur bei sehr fordernden Workloads anliegen).

Ja, ich schätze auch dass Bergamo eher etwas höher taktet als SR. In dem Test von STH zieht der mit vollen 3,2Ghz boostclock durch alle Benchmarks. Trotzdem wird man mit nur 128C gegen 288C keinen Stich sehen in scale out integer workloads. In FP workloads könnte Bergamo aber weiterhin dominieren, es seidenn es ist pur DRAM bandbreitenlimitiert und Intel spielt seine MCR Dimm karte aus.


Zen4c hat bei gleichem Takt eine merklich höhere Leistung, dazu kommen noch +20 bis 25% im Schnitt, wenn SMT genutzt wird.
Die IPC ist nicht so unterschiedlich wie man denkt. Da Zen4 so wie wir ihn aus dem Desktop kennen immer 1Ghz mehr takt hat als Gracemont, unterschätzt man die E-Core IPC schnell.

Bei gleichem Takt hat Zen4 1T nur ca. 20% IPC Vorsprung vor Gracemont in SpecInt2017. In MT holt man 20-25% aus SMT, außerdem skaliert der private L2Cache von Zen4 besser mit mehr Cores als Intels shared cache. Der Rest ist wirklich nur der Taktvorsprung.

Anandtech hat ca. Faktor 2,0x gemessen zwischen P-Cores und E-Cores bei Alderlake in specInt2017 MT. Das setzt sich zusammen aus 33% mehr Takt, ca. 20% SMT und ca. 25% höherer IPC.

Wenn der Taktvorsprung also bei zen4C vs Sierra forrest sogar noch schrumpft, dann sieht es schlecht aus für Bergamo.


Wirtschaftlich kann ich mir aber nicht vorstellen dass das gut ist für Intel in direkte (preisliche) Konkurrenz zu treten. Der Compute DIE bei SR soll alleine schon 576mm2 haben und wäre damit schon doppelt so groß wie die CCDs von Bergamo. Die beiden Intel i/o DIEs sind zusammen auch etwas größer als bei Bergamo/Genoa (2x 241mm2).
Der kleine SR hat also die doppelte und der volle 288C Sierra forest sogar die 3-fache DIE-Fläche von Bergamo. Dazu den schlechteren yield durch große Chiplets und das teurere Emib Packaging. Die Margen von TSMC müssten schon unverschämt sein wen Intel3 wirklich soviel billiger ist als TSMC N4. Und wir reden hier diesmal auch bei Intel von cutting edge EUV Prozessen. Schon bei sapphire rapids war ich erstaunt was Intel an Kosten in Kauf nimmt nur um gerademal konkurrenzfähig zu last-gen Genoa zu sein. Aber das war noch der gute alte DUV 10nm Prozess wo die Scanner und sonstige Tools schon längst abgeschrieben sind.
EDIT: habe Bergamo mit Siena verwechselt ;D

[reaperrr]

Bergamo ist für AMD sehr günstig herstellbar. Das sind weniger als 300mm2 an N4 Silizium, also weniger als ein Navi33 oder zwei Phoenix Mobilchips, plus das io/die im N6 Prozess der bei der cost per transistor aktuell der sweetspot ist. Zudem wird kein exotisches packaging benötigt.
Wie kommst du auf diese Zahl?

Ein Zen4c-16C-Chiplet ist ca. 73mm², und Bergamo hat 8 davon. Macht rund 584mm² in N4, kaum weniger als 2x N31-GCD, und der I/O-Die ist auch fast doppelt so groß wie ein N33 bzw. 6 MCDs.

Da der IO-Die monolithisch ist und ne schlechtere Yield-Rate als die N3x-MCDs haben sollte würde ich sagen, in Summe sollte ein Bergamo grob ca. so teuer herzustellen sein wie 3x 78XT-N32 (mit je 4 MCDs).
Natürlich immer noch relativ billig im Verhältnis zu den Epyc-Preisen, aber ganz so günstig herzustellen ist er dann auch wieder nicht.


Allerdings wird ein 288C Sierra forrest trotzdem ein ganz anderes Leistungskaliber. AMD ist jetzt unter Druck möglichst schnell Zen5C folgen zu lassen und diesmal vielleicht nicht auf den Maximalausbau zu verzichten (192C bergamo war ja zumindest mal geplant).
Kommt schon ein wenig drauf an, wie gut der jeweilige Anwendungsfall mit der Kernzahl skaliert. Linear mit der Kernzahl skalieren selbst die besten Fälle selten, zumal SF-AP auch erstmal draußen und in entsprechenden Mengen produziert sein muss.

Die Tatsache, dass einige wichtige Server-Softwares aktuell ihre Lizenzen pro Kern abrechnen hilft auf der Kosten-Seite auch nicht.

Und ob Turin Dense überhaupt so viel später erscheint als SF-AP (der Standard-SF hat ja auch nur 144 Kerne), muss man auch erstmal sehen.


Intel3 ist ein fullnode Sprung plus ein halfnode Sprung, wobei letzterer vor allem High Density Libraries bringt und nicht performance.

Bisher sieht Intel4 nicht so aus als wenn damit höhere Taktraten möglich sind und ein density fokussierter Intel3 wird das wohl nicht ändern.

Intel gab in der MTL Präsentation >20% Power efficiency für den Intel4 Node gegenüber Intel7 an. Intel3 kann da als half node vielleicht nochmal 15% drauf legen.
Eher ist Intel4 ein Dreiviertel-Node-Sprung und Intel3 liefert das fehlende Viertel nach (Intel7 hat HD-Libraries, Intel4 nicht, da Intel erstmal den Prozess an sich ans Laufen bringen musste und erst dann mit den HD-Libraries so richtig losgelegt hat, als sicher war, dass sich an ihrem 7nm/EUV-Prozess nichts gravierendes mehr ändern wird).
In Sachen Verbrauch/Performance ist es jedenfalls insgesamt eher nur ein normaler FullNode-Sprung.

Dass die HD-Libraries in niedrigen Taktbereichen gegenüber Intel4 noch was bringen kann natürlich trotzdem sein.


Allgemein würde ich aber davon ausgehen, dass Turin Dense mit 192 Zen5c-Kernen SF-AP in den meisten Anwendungsfällen ziemlich alt aussehen lassen wird, und bis zum nächsten signifikanten Upgrade wird es dann bei Intel wahrscheinlich wieder etwas dauern, während AMD notfalls wahrscheinlich noch einen 256C-Turin hinterherschieben könnte (wenn die Nachfrage hoch genug ist).

[davidzo]

Wie kommst du auf diese Zahl?

Ein Zen4c-16C-Chiplet ist ca. 73mm², und Bergamo hat 8 davon. Macht rund 584mm² in N4, kaum weniger als 2x N31-GCD, und der I/O-Die ist auch fast doppelt so groß wie ein N33 bzw. 6 MCDs.

:freak:;D;D Da habe ich mich durch die letzten Bilder von Siena täuschen lassen.

Du hast natürlich recht!



Da der IO-Die monolithisch ist und ne schlechtere Yield-Rate als die N3x-MCDs haben sollte würde ich sagen, in Summe sollte ein Bergamo grob ca. so teuer herzustellen sein wie 3x 78XT-N32 (mit je 4 MCDs).

Der i/o DIE ist N6, also super ausgereift und es gibt genug SKUs wo man die salvage i/o DIEs verklappen kann. Selbst Bergamo könnte ein Salvage sein weil nicht alle IFOP Links gebraucht werden. Der sollte schon sehr günstig sein.


Kommt schon ein wenig drauf an, wie gut der jeweilige Anwendungsfall mit der Kernzahl skaliert. Linear mit der Kernzahl skalieren selbst die besten Fälle selten, zumal SF-AP auch erstmal draußen und in entsprechenden Mengen produziert sein muss.

Der Anwendungsfall einer Cloud Native CPU ist dass Kunden vCPUs mieten.
Was sie damit machen und ob das Sinn macht (=skaliert) ist dem Cloudbetreiber ziemlich egal. Mehr vCPUs = mehr $.
Insofern liegt eine hohe pro Core performance gar nicht im Sinne des Cloud Betreibers.
Die Leistung pro Core muss gerade gut genug sein dass die Kunden nicht abgeschreckt werden. Alles darüber hinaus ist unerwünscht.


Die Tatsache, dass einige wichtige Server-Softwares aktuell ihre Lizenzen pro Kern abrechnen hilft auf der Kosten-Seite auch nicht.

Bei Cloud Native?
Ich glaube du redest von Enterprise Servern. Dafür kommt Granite Rapids. Sierra forrest ist für cloudbetreiber die ihr Softwareökosystem selbst besitzen.


Und ob Turin Dense überhaupt so viel später erscheint als SF-AP (der Standard-SF hat ja auch nur 144 Kerne), muss man auch erstmal sehen.

Ja, bei Intel ist das immer eine Chance. Lange Zeit hat man jedenfalls nicht um den Markt ungestört zu bedienen, selbst wenn man diesmal pünktlich ist. Und dann ist SP5 auch schon 2 Jahre am Markt.



In Sachen Verbrauch/Performance ist es jedenfalls insgesamt eher nur ein normaler FullNode-Sprung.

They ain't make them like they used to.
Irgendwie habe ich das Gefühl dass es ab jetzt bei jedem neuen Node so ist dass heutige fullnode sprünge bestenfalls mit früheren half node Gewinnen vergleichbar sind.


Allgemein würde ich aber davon ausgehen, dass Turin Dense mit 192 Zen5c-Kernen SF-AP in den meisten Anwendungsfällen ziemlich alt aussehen lassen wird, und bis zum nächsten signifikanten Upgrade wird es dann bei Intel wahrscheinlich wieder etwas dauern, während AMD notfalls wahrscheinlich noch einen 256C-Turin hinterherschieben könnte (wenn die Nachfrage hoch genug ist).
Hätten sie den ursprünglich geplanten 192C Bergamo gebracht wäre es mit SF halb so schlimm. Vielleicht ist das die richtige Motivation um bei Turin Dense diesmal richtig durch zu ziehen.

[Gipsel]

Ja, ich schätze auch dass Bergamo eher etwas höher taktet als SR. In dem Test von STH zieht der mit vollen 3,2Ghz boostclock durch alle Benchmarks. Trotzdem wird man mit nur 128C gegen 288C keinen Stich sehen in scale out integer workloads.
[..]
Bei gleichem Takt hat Zen4 1T nur ca. 20% IPC Vorsprung vor Gracemont in SpecInt2017. In MT holt man 20-25% aus SMT, außerdem skaliert der private L2Cache von Zen4 besser mit mehr Cores als Intels shared cache.
[..]
Wenn der Taktvorsprung also bei zen4C vs Sierra forrest sogar noch schrumpft, dann sieht es schlecht aus für Bergamo.Abwarten. In einigen "Scale-out" bzw. Edge-Computing Workloads bringt SMT überproportional viel. Das hängt also durchaus vom Anwendungsfall ab. Aber rechnen wir mal mit Deinen Zahlen (3,1GHz Bergamo vs. 2,5GHz Sierra Forest) etwas rum:
1,2 IPC * 1,25 SMT * 1,25 Takt = 1,875x Performance pro Kern
Das wären ~ 94% der Performance pro Thread für Zen4 bei 89% der Anzahl der Threads für die Topmodelle (wann immer der 288C Sierra Forest verfügbar ist), also ~83% der Performance bei 72% der TDP. Also ich würde das nicht als "schlecht aussehen" betrachten. Und wir müssen mal sehen, wie die Sierra-Performance überhaupt zu 288 Kernen skaliert und ob Zen4 nicht eventuell doch öfter mal mehr als 20% IPC für einen einzelnen Thread draufpackt. Für Workloads, die nicht alle Kerne voll auslastet, dürfte Bergamo wohl bequem vorne liegen. Für Vollauslastung wird man meiner Meinung nach durchaus häufig recht kompetetiv sein.
Best Case für intel wäre wohl, daß man die 500W TDP nutzen kann, um die Kerne doch eher in Richtung 3 GHz zu ziehen und somit quasi Taktgleichstand herstellt.

[mocad_tom]

Intel hat eine PSG-Group gegründet und hier Altera reingeparkt.

Die Intel PSG Gruppe soll ausgegründet werden und als eigener Börsengang an die Börse gehen. CEO von PSG wird Sandra Rivera.

Sandra Rivera ist parallel dazu noch die Chefin von der DCAI Gruppe (also Server-Sparte).

Man sucht zwar hier einen neuen Chef/eine neue Chefin und Sandra Rivera soll Hauptaugenmerk auf die PSG-Gruppe(Altera) legen, aber für DCAI sind sie noch am Suchen.

[Gipsel]

Und was hat das jetzt genau mit Sierra Forest zu tun?

[mocad_tom]

Sandra Rivera ist die Chefin von Sierra Forest. Von Emerald Rapids gibt es hier keinen Thread. Emerald Rapids würde noch früher starten.

[mocad_tom]

https://twitter.com/SquashBionic/status/1730415013268234528

Es wurde gerade der Core Count für Clearwater Forest AP und Clearwater Forest SP geleakt.


SRF-AP and CWF-AP im LGA 7529 haben 288

Bei SRF-AP ist das mit 2x144 und bei CWF-AP ist das mit 3x96

SRF-SP und CWF-SP im LGA 4710

SRF-SP hat 144 Cores und CWF-SP hat 2x96 = 192

[davidzo]

Klingt erstmal nach einer Produktions-/Yield Optimierung, bzw. sind einfach mehr und günstigere SKUs möglich mit 96C Compute DIEs.

96C mit je 4CH DDR5 macht auch irgendwie mehr Sinn als 8ch für 144Kerne und 12ch für 288.

Mal sehen was noch so neu ist. Das könnte auch mehr Fläche für IPC Verbesserungen und mehr Cache bedeuten.

[mocad_tom]

Sierra Forest erstmals in Geekbench aufgetaucht

https://wccftech.com/intel-144-core-sierra-forest-xeon-cpu-leak-e-core-architecture-172-mb-cache/

[Gipsel]

Sierra Forest erstmals in Geekbench aufgetaucht

https://wccftech.com/intel-144-core-sierra-forest-xeon-cpu-leak-e-core-architecture-172-mb-cache/
Vielleicht noch ein wenig früh (und ich bin sowieso sehr skeptisch, was Geekbench angeht), aber das ist grob die halbe single-Core-Leistung eines 128C Bergamo (1700-1750 Punkte, Zen4[c] kann zudem SMT, jeder SMT-Thread liefert im Schnitt eher so >=60% der maximalen single-Thread-Leistung). Wenn intel da nicht noch mal Performance findet, schafft es die 288C-Version dann vermutlich gerade mal so, mit den 256Threads von Bergamo gleichzuziehen.

[Achill]

Vielleicht noch ein wenig früh (und ich bin sowieso sehr skeptisch, was Geekbench angeht), [..]

Der Geekbench ist wirklich sehr spezifisch, alle Benchs laufen immer nur einen kurzen Zeitraum. Dann eine kurze Pause bis der nächste Bench startet - da kommen alle CPUs gut weg, die für eine kurze Zeit ein deutliche erhöhtes Power-Target zulassen bzw. wo eine Kühlung kurze Spikes gut puffern kann.

Imho also ein Bench, der gute Leistungs-Peeks zeigt (was nicht uninteressant ist), aber für Server sicher nicht die typischen Lastszenarien abbildet.

[Gipsel]

Wenn intel da nicht noch mal Performance findet, schafft es die 288C-Version dann vermutlich gerade mal so, mit den 256Threads von Bergamo gleichzuziehen.Scheint tatsächlich so zu kommen. Laut intels eigenen Benchmarks liegt die Performance von Sierra Forest pro Thread hinter den Zen 4 Epycs (die 128 Kern Variante liegt hinter einem 64Kern Epyc, mit 144 Kernen erreicht man vielleicht gerade so Gleichstand zu 64 Zen4 Kernen). Dann zieht die 288Kern-Variante vermutlich tatsächlich auch nur mit 128C-Bergamo gleich. Allerdings steht ja schon die 192Kern Variante der 9005er Epycs vor der Tür.

[Pirx]

paar Benchmarks https://www.phoronix.com/review/intel-xeon-6780e-6766e

[mocad_tom]

Auch da ein paar Benchmarks

https://www.servethehome.com/intel-xeon-6-6700e-sierra-forest-shatters-xeon-expectations/

6700E mit 144 Kerne auf einem Sockel macht das schon brutal gut.
6900E mit 288 Kerne auf einem Sockel kommt erst noch, das wird nochmal brutaler.

[Platos]

Von den Kosten natürlich jenseits von Gut und Böse. Der (günstigere) 144-Kerner kostet pro Kern 66% mehr, wie der 64-Kerner. Der 112-Kerner noch 23% mehr. Der 96-Kerner mit nur einer Sockel-Möglichkeit ist pro Kern gleich teuer und der 96-Kerner mit 2 Sockel-Möglichkeiten ist sogar noch teurer pro Kern, wie der 112-Kerner.

Der Stromverbrauch dürfte entsprechend auch sinken, wenn man die CPUs jeweils auf gleicher Taktrate betreibt.

Mir scheint alles über dem 112-Kerner ziemlich überteuert.

[ChaosTM]

Kann man das ca. in Performance pro Watt und $ darstellen gegenüber Epyc ?

+ schon gefunden..

[mocad_tom]

Ich habe letztens Stress bekommen, weil ich vor eineinhalb Jahren Server konsolidiert habe.

Und dann hat sich die Stromrechnung von 2022 auf 2023 halbiert.
Das waren gar nicht so große Server von 2016.
Ich hätte parallel zu den Neuen eine Bitcoin-Mining-Kiste hinstellen sollen, dann wäre das gar nicht aufgefallen.

[Zossel]

Ich habe letztens Stress bekommen, weil ich vor eineinhalb Jahren Server konsolidiert habe.

Und dann hat sich die Stromrechnung von 2022 auf 2023 halbiert.
Das waren gar nicht so große Server von 2016.
Ich hätte parallel zu den Neuen eine Bitcoin-Mining-Kiste hinstellen sollen, dann wäre das gar nicht aufgefallen.

Klingt nach Bretterbutze.

[y33H@]

Listenpreise sind ... Listenpreise ;-)

[mocad_tom]

Softwareentwicklung und einiges läuft in Rechenzentren, aber davon sieht man halt die Stromrechnung nicht.

Und lokal brauchen wir mehrfach ähnliche Abbilder der Produktivumgebung zum Entwickeln.

Und AzureAD, Teams und Office365 wurde halt nur dazu gebaut um den Mittelständlern das Geld aus der Tasche zu ziehen - also ist vieles bei uns OnPrem.

[robbitop]

Ist es richtig, dass Sierra Forest noch keine Skymont Cores hat? Schon irgendwie eine verpasste chance.
Und laut google ist das compute Tile in Intel 3 hergestellt. Auch irgendwie merkwürdig - vor dem Hintergrund dass sonst vieles auf der Roadmap schon auf 20A oder TSMC N3 ist.

Und es sieht so aus als wenn es 2025 den Nachfolger Clearwater Forest gibt - dann in 18A mit darkmont Cores. Sind darkmont cores das gleiche wie skymont cores oder ist das der Nachfolger? Zu Darkmont finde ich außerhalb von Clearwater Forest sonst nichts

edit:
es sind geupdatete Skymont Cores - dann sollte Clear Water Forest schon richtig abgehen, wenn man sich den Sprung von Skymont zu Crestmont anschaut (INT 38% / FP68% IPC Increase IIRC)


These cores are expected to be an updated Skymont E-Core design
https://wccftech.com/intel-begins-next-gen-xeon-e-core-clearwater-forest-cpu-enablement-uses-darkmont-cores/

[y33H@]

DKT folgt auf SKT, sprich verbesserte E-Cores für CWF und dann noch 18A on top.

[Badesalz]

Was mir dabei kurz einfiel... Hardware die 2024 super für ähh... angedachtes sein soll, als ein Wow, welche es schon in der Art (nicht der Form) Anfang 2006 gab. "SPARC T" (Niagara) ist gemeint.

Ein der Zeit jeweils entsprechend riesen Haufen an lowpower Cores die SMT bis zum Vergasen fuhren (am Ende 256 Threads pro Sockel).

Jetzt auch als x86-64. Schwer beeindruckt... :|

[Zossel]

DKT folgt auf SKT, sprich verbesserte E-Cores für CWF und dann noch 18A on top.

Du hast "XYZ" vergessen.

[y33H@]

und ABC, my bad ...