Nova Lake (Nachfolger von Panther Lake, 52 CPU-Kerne, LGA1954, Ende 2026)

[HOT]

Das ist ja gut und schön, damals waren das noch völlig andere Umstände für Intel mit unendlich Geld im Hintergrund und damals waren die Architekturen lange nicht so teuer und so zeitaufwendig in der Entwicklung.

[y33H@]

Und deswegen soll man jez die P-Cores und die E-Cores einfach in die Tonne treten oder wie? Eine wirklich neue Mikroarchitektur dauert ein paar Jahre, zudem müsste diese Entwicklung ja parallel laufen.

Der Aussage, dass "Architekturen damals lange nicht so teuer und so zeitaufwendig in der Entwicklung" würde ich übrigens widersprechen.

Und ich bin mir auch sicher, dass das wieder beendet wird, das geht halt so schnell auch nicht.Richtig, sowas dauert.

[Orko]

Auch Oneraichu:
Coyote Cove bekommt 4MB L2 wobei zwei Coyote Cove sich den L2 teilen.
18 Takte Latenz für L2.

Wenn man bei den Thread-Prioritäten immer zuerst den einen Coyote-Cove aus einer L2-Gruppe voll auslastet, dann machen 16P-Core sogar Sinn, weil man 8 starke P-Core (mit praktisch exklusivem Zugriff auf den L2) hat.

Intetessant. Das ist SMT neu gedacht. 2 Threads teilen sich die Ressourcen, die besonders viel Diefläche verbrauchen. In der Vergangenheit waren das mal die Execution Resourcen. Heutezutage sind diese vergleichsweise klein, Powerlimit begrenzt sowieso den Durchsatz, und das aktelle Hauptproblem ist die Datenlokalität. Der Scheduler müsste jeweils einen Tread mit hohem Dataset und einem mit geringem Dataset geschickt kombinieren.

[Der_Korken]

Es kommt kein Hate gegen big.little, aber es kommt hate gegen das völlig unnötiges Entwickeln zwei völlig unterschiedlicher Architekturen für ein Produkt. AMD macht big.little ja richtig und bleibt bei einer Architektur. Das ist so eine unfassbare Ressourcenverschwendung die Intel da betreibt. Und ich bin mir auch sicher, dass das wieder beendet wird, das geht halt so schnell auch nicht.

Skymont hat eine deutlich größere PPA als Lion Cove, d.h. wenn ich Lion Cove als Basis nehme, werde ich immer einen großen Rückstand bei PPA haben, egal wie sehr ich das optimiere. Andererseits wird bei einer reinen E-Core-CPU immer der ST-Bumms fehlen, weil ich die Fläche der Kerne nur gemächlich erhöhen kann ohne meinen PPA-Vorteil zu verlieren.

Ich finde eher, je weiter wir in die Zukunft gehen desto mehr Sinn ergeben zwei Architekturen. Bei der Software geht die Schere zwischen gut und schlecht parallelisierbar gefühlt immer weiter auseinander. Wir werden auch in 10 Jahren noch de-facto-ST-limitierte Software haben, die nur wenige Kerne sinnvoll nutzen kann. Sprichtwort: Ahmdahl"s Law. Deswegen wäre es für mich eine logische Entwicklung, wenn moderne CPUs 4-8 schnelle Kerne haben und dazu eine ganze Reihe langsamer Kerne, die auf PPW und PPA getrimmt sind. Da der Anteil der großen Kerne immer weiter abnimmt, kann man dort immer "verschwenderischer" sein, um Peak-ST weiter zu erhöhen. Dazu gehört für mich auch, dass SMT langfristig aus den großen Kernen verschwindet, weil der Beitrag zur MT-Leistung immer kleiner und somit irrelevanter wird, während die Vereinfachung des SMT-freien Designs irgendwann lukrativ für maximale ST-Leistung wird, wenn alle tieferhängenden Früchte gepflückt sind. SMT würde bei den kleinen Kernen viel mehr Sinn machen, weil die sowieso auf maximale PPA getrimmt sind.

Bei AMD hat es historisch natürlich absolut Sinn gemacht eine Zen-Reihe zu entwickeln und immer weiter auszubauen. Allerdings finde ich dort z.B. dass Zen 2 für sein Alter extrem effizient ist und hervorragend nach unten skaliert. Bei den Handhelds mit Zen 4 oder Zen 5 APU war bei sehr kleinen Wattagen kaum noch was von der gestiegenen Effizienz gegenüber z.B. der Steamdeck-APU übrig trotz der deutlich besseren Fertigung. Da frage ich mich, wie stark ein auf 4nm geporteter Zen-2-Hyperscaler gegenüber Zen5C (ohne AVX512) abschneiden würde. Bisher fand ich PPW- und PPA-Gewinne der C-Cores gegenüber den Full-Cores ehrlich gesagt eher ernüchternd. Intels Weg erscheint mir logischer, auch wenn die mit ihren P-Cores notorische Verbrauchs- und mit Lion Cove auch Skalierungsprobleme zu haben scheinen.

[spotz]

Wird der genannte big Last Level Cache dann auch eher bei Panther Lake sein oder doch bei Nova Lake oder bei beiden?

[HOT]

Bei Nova Lake und bei Clearwater Forest. Bei ersterem offenbar auf dem Compute Tile und bei letzterem im Interposer.

Korken, es ergab sicher mal Sinn, zwei Architekturen zu entwickeln. Aber bei den heutigen Kosten ist das schlichtweg bescheuert aus meiner Sicht. Daswegen wird das auch wieder verschwinden. Ich denke, man hat heute so viel Flexiblität, dass man sicherlich keine 2 unterschiedlichen Architekturen mehr braucht. Und was soll der Schwachsinn, dass die c-Cores ernüchternd sind? Für die wenige Fläche, die diese Kerne belegen und trotzdem volle IPC bieten ist das schon Wahnsinn. Außerdem sind die c-Kerne im Serverbereich natürlich mit vollem AVX512. Im Mobile ist man bisher nicht so effizient unterwegs, allerdings sind die ja auch noch N4 und Strix-Point ist schon ziemlich überladen wie ich finde, das gilt aber für Kraken glaube ich nicht. AMD entwickelt mit Zen7 eine hocheffiziente Architektur, die nach oben und nach unten hin stark skalierbar ist, das ist der richtige Weg in die Zukunft und den wird Intel aus meiner Sicht genauso gehen.


y33H@
Ist das ein Scherz? Dann ist es kein guter... Als ob das vergleichbar wäre von vor 15 Jahren und heute von den Entwicklungskosten her, das soll wohl ein Witz sein...

[mocad_tom]

Der twitter user 312c25 ist mir noch nicht aufgefallen als verlässliche Quelle.
Ich glaube den kann man ignorieren.

Was Siliconfly sehr richtig angemerkt hat:
Clearwater Forest wird eine andere Technik verwenden als Nova Lake.

Ich habe es so rausgelesen:

(8P-Core + 16E-Core) + ((8P-Core + 16E-Core) + bLLC)

Wenn ich die Sachen, die Chikipi, Jaykihn0, Bionic Squash, OneRaichu so haben fallen lassen zusammentrage, dann komme ich auf
folgende Vermutung:

Intels Foveros Direct ist in der Kapazität noch sehr limitiert und wird deshalb nicht für Consumer-Desktop-Produkte hergenommen. Foveros Direct wird für Clearwater Forest / Diamond Rapids / Jaguar Shores hergenommen.

Der eine 8P-Core + 16E-Core-Die kommt mit dem Intel 18AP-Prozess.

Dieses Ding -> ((8P-Core + 16E-Core) + bLLC) kommt von TSMC und zwar gleich fertig gepackaged mit deren Direct-Die-Bonding.

Das Compute-Tile hat keinen L3-Cache, sondern am Ringbus sitzen MOESI-Tags und dann weiter die Anschluss-Pads nach unten und im Base-Die sind die 144MB L3-Cache.

Sprich die bestellten N2P-Wafer werden alle ausschließlich für die bLLC-Sachen hergenommen, die 18A-dies werden ohne bLLC hergenommen.
Die N2P können auch gar nicht ohne bLLC verwendet werden.

TSMC kann die Höhe beim Packagen an den Kundenwunsch anpassen.
Damit ist das Zen5-Einzelstück(die Seite ohne Cache) genauso hoch wie die gestapelte Zen5-Seite.

Und das gleiche machen sie bei Nova Lake dann auch.
Das Soc-Die von Nova Lake wird auch in Intel 18A gefertigt.
All die Nova Lake Einzelkomponenten kommen wieder auf ein Intel 22FFL Base-Die drauf.

----------------------------

@ Nova Lake teilen sich einen gemeinsamen L2-Cache

Das rührt daher, weil die High-Density-SRAM-Zelle und die High-Performance-SRAM-Zelle fast gleich groß ist.
Die High-Performance-SRAM-Zelle hat zwei Ports(wobei einer davon durch die geringe Flächendifferenz praktisch fast geschenkt ist).

Viele Designs machen das jetzt so: Skymont (vier Cores ein gemeinsamer L2) / Nova Lake (zwei Cores ein gemeinsamer L2) / Qualcomm Oryon (vier Cores ein gemeinsamer L2)

[Zossel]

Irgendwie klingt das Intel-typisch mal wieder ziemlich wirr.
Was ist eigentlich aus den Lx,5 Caches geworden?

[davidzo]

Wenn wir auf die Akkulaufzeiten gucken, führt Intel (bei x86) wie gehabt.

Das liegt aber eher am SoC Designvorteil von Intel als am Core-Design. betrachtet man die Cores allein, also wieviel Energie die unter Last und halblast ziehen, sind sowohl die P-Cores als auch die E-Cores trotz fullnode fertigungsvorsprung gerade so eben konkurrenzfähig zu AMD. Unter ähnlicher Fertigung verbraucht man mehr.

Ein direkter Vergleich ist etwas länger her da es bei Intel keine monolitischen chips mehr gibt, aber Alderlake-H war laut Chips and Cheese wesentlich ineffizienter als selbst Zen2 Renoir und das selbst wenn man beide in den Sweetspot taktete (der bei Renoir viel höher liegt). Und das trifft auch auf die E-Cores zu.


Was Siliconfly sehr richtig angemerkt hat:
Clearwater Forest wird eine andere Technik verwenden als Nova Lake.

Ich habe es so rausgelesen:

(8P-Core + 16E-Core) + ((8P-Core + 16E-Core) + bLLC)

Wenn ich die Sachen, die Chikipi, Jaykihn0, Bionic Squash, OneRaichu so haben fallen lassen zusammentrage, dann komme ich auf
folgende Vermutung:

Ich habe das irgendwie nicht mitbekommen, aber seit wann soll Clearwater Forrest nicht mehr ein reiner E-Core Xeon sein?

Intel hatte 6700E und 6900E doch gerade erst die E-Core Linie eingeführt und ein marketing Feuer für cloud native processoren abgefackelt. In allen Roadmaps ist das als ein E-Core Xeon processor geführt.

Wer sagt jetzt dass das kurzfristig auf eine heterogenen Architektur geändert wurde?

Für einen Cloud Server Prozessor macht es gar keinen Sinn heterogene Kerne zu verwenden. Das wollen die Hyperscaler nicht und würde gegenüber reinen E-Cores auch nicht vom Markt honoriert werden.


Zudem zirkulieren seit Jahren ja auch schon Package shots von Clearwater Forrest die klar drei große Cache+Compute Dies in einer Reihe mit HSIO chiplets an den Enden zeigen. Das ist der gleiche Aufbau wie bei Sierra forrest, nur das nun in einer Achse mehr Chiplets Mesh hängen welches im package über emib verbunden wird.

Jedes längliche Compute Chiplet enthält wiederum ein fabric, Cache und je zwei memory controller an den beiden kurzen Seiten. Die Cores selbst sind in vier kleineren Chiplets á 24 Cores auf dem länglichen Compute Chiplet gestapelt und zwar so dass nach außen offensichtlich nur ein DIE sichtbar ist. Eine Auflösung dafür könnte sein dass der Cache und fabric wie bei AMD obern drüber gestapelt ist, oder dass es sich hier um ein PowerVia Top DIE handelt das monolititsch ist, oder dass beim Bonding noch ein dünner spacer angebracht wird.

[Mr. Lolman]

Wenn wir auf die Akkulaufzeiten gucken, führt Intel (bei x86) wie gehabt.

Perf./Watt führen sie auch im Desktopbereich mittlerweile mit deutlichem Abstand:

https://s1.directupload.eu/images/250617/temp/jldq23qh.png (https://www.directupload.eu/file/d/8953/jldq23qh_png.htm)

Intel Core Ultra 9 285K "Arrow Lake" Performance On Linux Has Improved A Lot Since Launch: https://www.phoronix.com/review/intel-arrow-lake-ubuntu-2504/9
Launchreview: https://www.phoronix.com/review/intel-core-ultra-9-285k-linux/17

[y33H@]

Zudem zirkulieren seit Jahren ja auch schon Package shots von Clearwater Forrest die klar drei große Cache+Compute Dies in einer Reihe mit HSIO chiplets an den Enden zeigen. Das ist der gleiche Aufbau wie bei Sierra forrest, nur das nun in einer Achse mehr Chiplets Mesh hängen welches im package über emib verbunden wird. Jedes längliche Compute Chiplet enthält wiederum ein fabric, Cache und je zwei memory controller an den beiden kurzen Seiten. Die Cores selbst sind in vier kleineren Chiplets á 24 Cores auf dem länglichen Compute Chiplet gestapelt und zwar so dass nach außen offensichtlich nur ein DIE sichtbar ist. Eine Auflösung dafür könnte sein dass der Cache und fabric wie bei AMD obern drüber gestapelt ist, oder dass es sich hier um ein PowerVia Top DIE handelt das monolititsch ist, oder dass beim Bonding noch ein dünner spacer angebracht wird.https://www.intel.com/content/dam/www/central-libraries/us/en/documents/2024-02/intel-tech-clearwater-wp.pdf

Alle zwölf Core Dies sitzen via Foveros Direct auf drei aktiven Base Dies mit Cache und IMCs, die Base Dies wiederum sind untereinander sowie mit den außen liegenden IO Dies per EMIB verbunden.

93546

[davidzo]

https://www.intel.com/content/dam/www/central-libraries/us/en/documents/2024-02/intel-tech-clearwater-wp.pdf

Alle zwölf Core Dies sitzen via Foveros Direct auf drei aktiven Base Dies mit Cache und IMCs, die Base Dies wiederum sind untereinander sowie mit den außen liegenden IO Dies per EMIB verbunden.

93546
Schon klar, das ist ja was ich beschrieben habe. EMIB im Package wie bei Granite Rapids und sierra forrest, aber die Compute+Cache+I/O Dies darauf sind jetzt auch nochmal zusammengesetzt statt zuvor monolitisch.

Nur zeigen die Fotos von dem Package halt die drei IO Dies als ziemlich monolitisch. Von den 4x Core DIEs pro IO Die ist nichts zu sehen. Und das ist eben merkwürdig denn im I/O DIE müssten ja auch die IMCs sitzen (4x DDR5 pro IO-DIE). Es wäre nur logisch wenn der IO-DIE unter den Core DIEs seitlich etwas größer wäre.

Btw halte ich das rendering nicht für sehr vertrauenswürdig, weil die Memory Controller vollständig absent sind. Das ist also eh keine realistische Darstellung trotz dass sie von Intel kommt.

Die packages die Intel in die Kamera gehalten hat sind also entweder nicht die echten (aber wozu sollte man falsche mockups machen?) oder es gibt wirklich einen "Deckel" auf den Core DIEs, oder es gab eine Planänderung und Redesign und die gezeigten Packages sind eine frühere Version bei der die Cores embedded im Package sind und der IO-DIE oben drauf geschnallt. Das würde die lange Entwicklungszeit erklären.

[mocad_tom]

Bei Clearwater Forest ändert sich nix.

Die Planung bleibt so mit dem Foveros Direct.

Nur denke ich, dass viele jetzt glauben, dass Nova Lake+bLLC auch mit Foveros Direct gemacht wird.

Und ich glaube, dass dafür die Fertigungskapazität noch nicht vorhanden ist.
Für Intel Foveros S 2.5D ist genug Kapazität da, für Foveros Direct noch nicht.

Deshalb wird Foveros Direct nur bei Clearwater Forest / Diamond Rapids / Jaguar Shores eingesetzt.

Man braucht aber für das Nova-Lake-Cache-Stapeln eine effiziente Technik und da kann ich mir vorstellen, das sie ans TSMC-Technik-Regal gehen.

[y33H@]

Nur zeigen die Fotos von dem Package halt die drei IO Dies als ziemlich monolitisch.Ich vermute, dass da ne Versiegelung drüber ist oder so - müsste ich mal nachfragen.

[Zossel]

Alle zwölf Core Dies sitzen via Foveros Direct auf drei aktiven Base Dies mit Cache und IMCs, die Base Dies wiederum sind untereinander sowie mit den außen liegenden IO Dies per EMIB verbunden.

Bleibt die Frage offen welcher Typ Interconnect dort genutzt wird, Mesh oder Ring dürfte bei dieser physikalischen Struktur mit ziemlich vielen Nachteilen behaftet sein und ob die Lösung/Architektur die dort verbaut wird auch für nächste Generationen weiter genutzt werden kann.

[davidzo]

Nur denke ich, dass viele jetzt glauben, dass Nova Lake+bLLC auch mit Foveros Direct gemacht wird.
Genau. Arrowlake in Foveros Omni ist schon teuer genug. Wenn man schon so viel in Diefläche in 18A/N2 investiert, dann wird man ganz sicher nicht noch ein teureres Packaging nehmen für ein simples Client-Produkt. Eher noch verkleinert sich der Base-Die oder man tauscht den gegen einen aktiven base-Die oder einzelne emib bridges.
Novalake wird genau wie Lunarlake und Pantherlake weiterhin Foveros µbumps haben. Den Energieverbrauch und die extra Latenzen hat man ja mittlerweile im Griff.

Bei Clearwater Forest ändert sich nix.

Die Planung bleibt so mit dem Foveros Direct.

Nur denke ich, dass viele jetzt glauben, dass Nova Lake+bLLC auch mit Foveros Direct gemacht wird.

Ah okay das war für mich nicht ersichtlich dass du über NVL schriebst, da du am Anfang nur CWF erwähnt hast.
Also du glaubst das NVL aus 2x 8+16 Dies zusammengesetzt wird von denen das ohne Cache von Intel kommt und das mit X3D cache von TSMC?

Das halte ich für unwahrscheinlich weil Intel gestapeltem Cache ja eine Absage erteilt hat. zudem wäre es untypisch für Intel AMD direkt zu kopieren und nicht eine der vielen hauseigenen Technologien zu verwenden. Was ich für wahrscheinlicher halte ist dass man endlich den bereits getesteten Adamantine Cache im Base-Die bringt. Also ein L4 Cache der zwar die Speicherlatenz weiter erhöht aber auch die cache hitrate.

Bleibt die Frage offen welcher Typ Interconnect dort genutzt wird, Mesh oder Ring dürfte bei dieser physikalischen Struktur mit ziemlich vielen Nachteilen behaftet sein und ob die Lösung/Architektur die dort verbaut wird auch für nächste Generationen weiter genutzt werden kann.
Granite und Sierra haben Mesh. Bei 288 Kernen wird es ziemlich sicher wieder Mesh sein. Die Speicherlatenz dürfte auch ziemlich egal sein bei so viel cache im i/o DIE und massiv parallelen workloads.

[HOT]

https://www.techpowerup.com/338867/intel-nova-lake-s-tapes-out-on-tsmc-n2-node

Oha, dann kommt der deutlich nach Olympic Ridge auf den Markt...

[y33H@]

Für wann erwartest du denn Olympic Ridge?

[HOT]

1/4 Jahr später Tape-Out, 1/4 Jahr später Launch würde ich mal denken. Ist zwar sehr grob, wird aber etwa passen.

[HOT]

Ich bin froh, dass ich was frühes zur Abwechslung mal positives über Intel gelesen habe :D.
https://x.com/Silicon_Fly/status/1944833462139281537

Offenbar wird mein Traum war, endlich die p-Cores auszusortieren und die e-Cores zur Basis eines wirklich effizienten Cores in verschiedenen Leistungsstufen zu machen, also eine Basisarchitektur für alles. Offenbar ist Titan Lake dieses Produkt, der dürfte dann auch zusammen Mit DDR6 und PCIe6 oder 7 starten, was einen klaren Cut auch mit den alten Plattformen bedeutet, hoffentlich dann auch mit einer höheren Langlebigkeit.
Nach dem Zen7-Leak hoffe ich auf einen endlich potenten Intel-Prozessor mit echtem VCache und einer neuen Basisarchitektur, die AMD endlich das Wasser reichen kann, um eine Dominanz im PC-Sektor, wie Intel sie Jahrzehntelang ausgeübt hat, zu verhinden.

[ryan]

Das ist aber nichts Neues (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=13643300#post13643300). Bereits im Herbst 2024 hat man vom unified core gehört.


Intel has recently begun work on a “unified core” to essentially merge both P and E cores together. Stephen Robinson, the Atom lead, is apparently leading the effort, so the core has a good chance to be based on Atom’s foundation.
https://www.forum-3dcenter.org/vbulletin/showthread.php?p=13623094&highlight=titan#post13623094

[Badesalz]

Nach dem Zen7-Leak hoffe ich auf einen endlich potenten Intel-Prozessor mit echtem VCache und einer neuen Basisarchitektur, die AMD endlich das Wasser reichen kann, um eine Dominanz im PC-Sektor, wie Intel sie Jahrzehntelang ausgeübt hat, zu verhinden.Du kennst dich aus :wink: Das würde uns noch nichts bringen.

Erstmal müsste das Pendel über 50% (Kohle, die man einsammelt, von dem was es von 100% einzusammeln gibt) für AMD ausschlagen, damit sie genug Resourcen einsammeln um ein GESUNDER Gegenspieler zu sein.

PC-Sektor ist ein Furz. Es geht um den gesamten x86-Markt. Da ist Intel noch viel zu stark. Auch wenn bei vielen Kunden eher nur noch traditionell als rationell.

Trotzdem braucht AMD noch 2 volle Schläge (Generationen) bis sie sich endlich auf Augenhöhe begegnen können.

[HOT]

Das hab ich doch schon längst einkalkuliert... das Pendel wird über die Zeit sehr stark richtung AMD ausschlagen, aber das ist ja genau das, was verhindert werden muss. Wir haben auch nichts davon, wenn AMD auch die OEMs in 3 Jahren mit 80% dominiert. Klar ist das träger, aber irgendwann wird der Umstieg rasant...

[Badesalz]

Hmm. Das ist wohl die subjektive Einschätzung. Ich meine das darf ruhig noch 2 Generationen dauern - da AMD grad nur überlegen ist, nicht aber gleich vernichtend und wie gesagt es gibt noch einen riesen Haufen Traditionalisten die auf Intel setzen - du meinst, es muss jetzt schon was passieren (Intel).

Ich sehe das nicht. AMDs Glück ist nur, daß sie sich mit den FABs übernommen haben. Sonst hätten sie Kellers Erbe schon eher eingearbeitet. Das passiert erst jetzt nach und nach, mit viel Rumkratzen an TSMCs Tür.

Für einen gesunden Markt wäre Intels Rückkehr IMHO jetzt noch zu früh. Aber ok. Das ist nur eine Meinung. Eine subjektive Einschätzung.

[HOT]

Bisher ist man mit Intel einfach sehr gut gefahren, aber grade bei diesem Traditionalismus gibt es dank Intels Schwäche eine Disruption und Traditionalismus kann schnell ins Gegenteil kippen... Immerhin spielts letztendlich auch doch ne Rolle, was die Kunden wollen.

AMD verwendet nicht umsonst plötzliche State-of-the-Art-Prozesse und haut 2 Generationen in 2 Jahren raus, die sehen jetzt die Chance gekommen, den Sack zuzumachen und das ist auch verdient. Das wird auch bei diesen Märkten einen großen Einfluss haben. Aber es ist gut, dass Intel dann langsam wieder aufschließt und nicht im Windschatten untergeht, wenn Titan Lake was taugt.

[Zossel]

Bisher ist man mit Intel einfach sehr gut gefahren,

Das Theater von Intel um Spectre&Co wird halt gerne ausgeblendet.
Oder das Theater von Intel um diese CPUs die im Laufe der Zeit degeneriert sind wird auch gerne ausgeblendet.

[Badesalz]

Nochmal. Markttechnisch gesehen, schließt AMD noch weiterhin auf. Das ist noch lange kein Untergehen von Intel, weil die Zocker mehrheitlich lieber V-Cache kaufen.

Allgemein sind die Probleme nicht auf die CPUs zu reduzieren. Sie haben ganze Systemprobleme (technisch). Mittlerweile schon starke handicaps. Die sieht man nicht, wenn man nur auf die Chipsätze für Zockerboards und Minirechner schaut.

[Zossel]

Allgemein sind die Probleme nicht auf die CPUs zu reduzieren. Sie haben ganze Systemprobleme (technisch). Mittlerweile schon starke handicaps. Die sieht man nicht, wenn man nur auf die Chipsätze für Zockerboards und Minirechner schaut.

Ein ganz klein wenig konkreter darfst du ruhig werden.

[Badesalz]

Jaaa... Grad bisschen schwierig :redface: Für mich zwar nicht so schwierig was loszulassen wie für Skysnake, aber teils halt auch schwierig. Ich hoffe du wirst mir das in diesem google-fähigen Thread einmalig verzeihen :frown:

Plakativ für einen, zugegeben nur groben, Einblick könnte man sich rückwirkend das Drama um Aurora anschauen. Da ging es auch nicht einfach nur darum, daß die CPUs es schlicht nicht bringen.

PS:
Übrigens bin ich weiterhin einer persönlichen, subjektiven Meinung, daß der Exaflop da am Ende eher das Resultat einer ermüdungsvollen, beidseitigen Einvernehmung als einer Berechnung ist.

[Zossel]

Plakativ für einen, zugegeben nur groben, Einblick könnte man sich rückwirkend das Drama um Aurora anschauen. Da ging es auch nicht einfach nur darum, daß die CPUs es schlicht nicht bringen.

Gerade dieses teure Enterprisegelumpe hat doch Macken ohne Ende.
Soll mir aber recht sein, damit kann man seinen Lebensunterhalt bestreiten :-)

[Badesalz]

Gerade dieses teure Enterprisegelumpe hat doch Macken ohne Ende.Ich dachte, ich hab das auch so angedeutet...

[ryan]

Die Specs für Nova Lake-AX sind geleakt...ein release ist aber fraglich.

8P+16E+4LPE CPU Kerne
384 EUs Xe3p
LPDDR5X 9600/10667 256 bit
https://videocardz.com/newz/intel-nova-lake-ax-specs-leak-28-cpu-cores-xe3p-gpu-with-384-eus-launch-uncertain

[MSABK]

Ist halt wirklich fraglich ob das kommt. Wobei Intel im Gegensatz zu AMD mehr Designs bei den Notebooks bringen kann aufgrund ihrer Marktmacht. Von Strix Halo gibt es ja nur 2 Notebooks.

[ryan]

Intel Reportedly Plans to Bring a “Unified Core” Architecture After Next-Gen Razer Lake CPUs; Combining P-Cores & E-Cores in One Package (https://wccftech.com/intel-reportedly-plans-to-bring-a-unified-core-architecture-after-razer-lake-cpu/)


Laut der Quelle wäre Arctic Wolf die Basis für die zukünftigen großen Kerne. Das wäre erstmal so nichts Neues. Dass der unified Core vom E-Kern Team entwickelt wird, ist schon länger ein mehr oder weniger offenes Geheimnis. Arctic Wolf selber soll den Fokus auf SIMD/256 (+ 512bit) legen, während die IPC für klassische Sachen nur leicht verbessert sein soll. Demnach wäre diesmal kein so großer Sprung bei den E-Kernen zu erwarten, außer für AVX.

[mocad_tom]

Oneraichu sagt 8P+16E mit bLLC könnte mit dem Release von Nova Lake gleich kommen, 16P+32E könnte ein Quartal später kommen.

https://videocardz.com/newz/intel-nova-lake-core-ultra-300k-with-8p-16e-cores-to-feature-big-l3-cache-aims-to-rival-amd-3d-v-cache

[Badesalz]

Laut der Quelle wäre UnifiedCore heißt jetzt auf einem Die vereinigte Cores oder E mit paar Teilen von P in einem Core? :|

[Zossel]

UnifiedCore heißt jetzt auf einem Die vereinigte Cores oder E mit paar Teilen von P in einem Core? :|

Intel kopiert (mal wieder) AMD.

[mocad_tom]

https://x.com/Silicon_Fly/status/1944833462139281537


P-Core - - - - - - - - E-Core
Cougar Cove - - - - Darkmont
Coyote Cove - - - - Arctic Wolf
Griffin Cove - - - - -Golden Eagle

Letztens wurde das auf Twitter kurz gesagt Griffin Cove ist ein P-Core

Griffin ist sowas:

https://upload.wikimedia.org/wikipedia/commons/e/e1/The_red_animal_story_book_-_plate_facing_page_004.png

[HOT]

Scheint eher so zu sein:

ARL-S -> NVL-S -> Titan Lake S

LNL -> PTL -> RZL (Griffin+GE)

[ryan]

UnifiedCore heißt jetzt auf einem Die vereinigte Cores oder E mit paar Teilen von P in einem Core? :|


Nur noch eine Architektur auf Basis der E-Kern Architektur. Razer Lake ist die letzte Generation mit P+E. Vielleicht übernehmen sie für Titan Lake Ideen von Royal Core, das wäre möglich.

[iamthebear]

https://x.com/Silicon_Fly/status/1944833462139281537

P-Core - - - - - - - - E-Core
Cougar Cove - - - - Darkmont
Coyote Cove - - - - Arctic Wolf
Griffin Cove - - - - -Golden Eagle

Letztens wurde das auf Twitter kurz gesagt Griffin Cove ist ein P-Core

Griffin ist sowas:

https://upload.wikimedia.org/wikipedia/commons/e/e1/The_red_animal_story_book_-_plate_facing_page_004.png

Was mir hier auffällt:
Ab Arctic Wolf fällt das Mont weg das es schon seit 2013 gibt.
Dafür wird der Name mit dem jeweiligen P Core gematched:
.) Coyote und Wolf
.) Greif und Adler

Ich würde da aber nicht allzu viel hinein interpretieren. Laut Gerüchten wurden die Namen erst vor Kurzen neu vergeben:
.) Coyote Cove war vorher Panther Cove und hätte eigentlich schon in Panther Lake wandern sollen, wurde jedoch nicht rechtzeitig fertig und wandert nun in Nova Lake. Deshalb musste dann auch ein neuer Name her.

Ich kann mir jedoch gut vorstellen, dass man sich nach dem Erfolg von Skymont dazu entschieden hat das "mont" in Zukunft abzuwerfen, da dies mit billigen Ramschkernen assoziiert wird

[HOT]

Interessante Beobachtung.

[dildo4u]

Kein Plan ob es schon mal erwähnt wurde Ende 2026 wurde als Nova Lake Termin genannt.


https://wccftech.com/intel-nova-lake-cpus-high-end-gap-amd-late-2026-smt-back-p-cores-coral-rapids-servers-by-2028-2029-consolidate-xe-gpus

[Gipsel]

Intel will SMT zurückbringen. (https://www.pcgameshardware.de/CPU-CPU-154106/News/Intel-setzt-wieder-auf-Hyper-Threading-1478297/)
Kehrtwende mit Ansage? Das Streichen war ja von vornherein Schwachsinn in meinen Augen.

[HOT]

Ah, sinnvolle neue Big-Cores für Server? Oder der e-Core-Nachfolger auch als SMT-Option? Schwer zu sagen... Royal-Core und Rentable Units kann man damit als endgültig beerdigt sehen jedenfalls.

[Der_Korken]

Wenn man wieder auf eine Sorte Cores setzt, dann macht SMT durchaus was aus. Bei Arrow Lake fand ich es aber eigentlich konsequent SMT rauszuwerfen, da die E-Cores einen höheren MT-Beitrag haben als die P-Cores. Mit den ursprünglichen Gerüchten um Modelle mit 8+32 Kernen sogar so umso mehr. Da kann man sich die Komplexität in den P-Cores sparen und die Fläche+Entwicklungszeit lieber in mehr 1T investieren.

[dildo4u]

Angeblich bis zu 288MB L3 Cache in der Top Version


sqnjiEOHx78

[HOT]

Interessant, dass Intel 2 Generationen einplant, das würde DDR6 erst 2030 bedeuten.
Es sind natürlich keine 4 Generationen auf dem Sockel, weil Razer Lake und Hammer Lake sicherlich reine Mobilplattformen sind wie LNL und PTL. Er garniert seine guten Leaks immer mit diesen idiotischen Schlussfolgerungen...

Es gibt 3 Dies von TSMC wie es aussieht, 8+16+bLLC, 8+16 und 4+8, dann soll es noch 4+0 und 2+0 in 18A geben, meine Güte sieht das beschissen aus für die Fertigung...

[dildo4u]

Klingt nich gut für Preise wenn Zen 6 und Nova Lake die selbe Fertigung nutzen?

[HOT]

Klingt sogar extra gut, weil das hoffentlich konkurrenzfähig ist und somit keiner die Preise bis zum Himmel ziehen kann... Hab gelesen, dass 2026 4 große Fabs N2 produzieren sollen, das wird wohl erst mal reichen...

[ryan]

Interessant, dass Intel 2 Generationen einplant, das würde DDR6 erst 2030 bedeuten.
Es sind natürlich keine 4 Generationen auf dem Sockel, weil Razer Lake und Hammer Lake sicherlich reine Mobilplattformen sind wie LNL und PTL. Er garniert seine guten Leaks immer mit diesen idiotischen Schlussfolgerungen...

Es gibt 3 Dies von TSMC wie es aussieht, 8+16+bLLC, 8+16 und 4+8, dann soll es noch 4+0 und 2+0 in 18A geben, meine Güte sieht das beschissen aus für die Fertigung...



Intel könnte bei Titan Lake DDR5+DDR6 unterstützen. Das hat bei Intel Tradition, zuletzt bei Alder Lake-S mit DDR4+DDR5.

[HOT]

Nicht mit gleicher Plattform. DDR6 ist bei NVL nicht soweit, also ist Titan Lake auch DDR5, sollte er die gleiche Plattform unterstützen.

Ich hatte eh den Verdacht, dass DDR6 noch sehr lange dauern wird, ich nehme das mal als Bestätigung. Ich wette, dass wir DDR6 erst 2030 sehen werden, bei beiden Herstellern.

[ryan]

Warum sollte das mit neuen Boards nicht funktionieren? Sollte Titan Lake wirklich für den gleichen Sockel kommen (was abzuwarten gilt), sollte man sehr wahrscheinlich von DDR6 ausgehen bzw. Dual Support für DDR5+DDR6. Mit Titan Lake ist erst in 2028 oder gar 2029 zu rechnen.

[dildo4u]

Warum zieht ihr euch an DDR6 Support auf der tolle High End DDR5 Support ist nirgends ein Argument für Intel weder Heute oder in der Zukunft.

Da Gameing deutlich mehr von L3 Cache Profitiert.

[HOT]

Warum sollte das mit neuen Boards nicht funktionieren? Sollte Titan Lake wirklich für den gleichen Sockel kommen (was abzuwarten gilt), sollte man sehr wahrscheinlich von DDR6 ausgehen bzw. Dual Support für DDR5+DDR6. Mit Titan Lake ist erst in 2028 oder gar 2029 zu rechnen.

Nope. Dazu müsste man die Plattform neu designen. Du kannst nicht einfach künftige Standards unterstützen von Serienmodulen, die es in der Praxis nicht gibt.

[ryan]

Nope. Dazu müsste man die Plattform neu designen. Du kannst nicht einfach künftige Standards unterstützen von Serienmodulen, die es in der Praxis nicht gibt.


Als wenn die erst damit anfangen, sobald es erste DDR6 Module im Laden zu kaufen gibt. Davon abgesehen beantwortet das meine Frage nicht, warum Titan Lake mit neuen Boards nicht DDR6 supporten könnte. Deine Antwort ist viel zu ungenau. Im Zeitraum 2028-2029 werden die ersten DDR6 CPUs erwartet von AMD und Intel.

[HOT]

Das hat doch damit nichts zu tun :freak:. Du brauchst doch fertige Module der Speicherhersteller um deine Plattform zu finalisien. Du kannst doch nicht auf gut Glück ne Plattform für etwas freigeben, was es nicht gibt. Während der Entwicklung ist das was anderes, aber hier geht es nicht um Entwicklung sondern um den Endkundenmarkt, das ist ein kleiner Unterschied..

[bbott]

Jede neuere RAM Generationen waren immer eher schlechter als gut Optimierte Vorgänger Generation.

[Leonidas]

Intel muß derzeit ja nichts anderes machen, als den Sockel LGA1954 für DDR6 vorzubereiten. Das ist eine machbare Aufgabe, dafür reichen manchmal auch die reinen Spezifikationen oder/und Vorserien-Hardware. Alles andere ergibt sich mit der Zeit, sprich wann der DDR6-Support in die Praxis umgesetzt wird.

[HOT]

Aus meiner Sicht ist das Unsinn. Gabs da mal einen Fall zu in der Vergangenheit?

[ryan]

Sockel 1151 hat DDR3 und DDR4 unterstützt, LGA1700 DDR4 und DDR5. Die Frage ist weniger, ob Titan Lake DDR6 unterstützt (sollte es für eine 2028-2029 Generation, mindestens optional). Die Frage ist eher, ob das mit LGA1954 für Titan Lake wirklich stimmt. Das wäre schon eher untypisch für Intel. Eine neue Generation hat immer einen neuen Sockel mitgebracht.

[Badesalz]

Imho haben sie bis dahin 1955 oder mind. 1956. Egal was. Hauptsache du musst neue Boards kaufen.

Hoffentlich interessiert das noch jemanden außer den nur noch paar vereinzelten Fanboys.

[HOT]

Sockel 1151 hat DDR3 und DDR4 unterstützt, LGA1700 DDR4 und DDR5. Die Frage ist weniger, ob Titan Lake DDR6 unterstützt (sollte es für eine 2028-2029 Generation, mindestens optional). Die Frage ist eher, ob das mit LGA1954 für Titan Lake wirklich stimmt. Das wäre schon eher untypisch für Intel. Eine neue Generation hat immer einen neuen Sockel mitgebracht.


Aber von Anfang an! Das ist doch mein Punkt.

Badesalz
Es ist eh alles wie immer, NVL-S und Titan Lake S. Das wars.

Das erste mal ein Hinweis auf 2+0

https://x.com/jaykihn0/status/1924842562902245531

[Badesalz]

Nope. Dazu müsste man die Plattform neu designen. Du kannst nicht einfach künftige Standards unterstützen von Serienmodulen, die es in der Praxis nicht gibt.Meinste da gibt es nicht genauso Prototypen wie bei CPUs oder GPUs?

[HOT]

Jo meine ich. Die Plattform muss dafür validiert werden, das geht nicht ohne entsprechende Produkte. Wie willst du sonst sicherstellen, dass auch alles korrekt läuft in allen Lebenslagen? Wenn diese Sachen auf den Markt kommen gibt es immer vorher finale RAM-Designs. Es gibt nicht umsonst in der Geschichte kein Design das später für entsprechenden RAM nachvalidiert wurde.

LGA 775 war das letzte Beispiel, bei dem RAM später kam, aber eben mit neuem Speichercontroller im Chipsatz, wie erinnern uns, den könnte man auch mit DDR5 machen wenn man wollte. Beim Phenom 940 konnte zwar der Controller schon auch DDR3, allerdings wurde die Plattform dafür erst mit AM3 gebracht und nicht für AM2 nachspezifiziert oder sowas und DDR3 war vorher bei Intel schon lange im Einsatz.

Neuer RAM = neuer Sockel, seitdem die Controller in der CPU sind. Wenn NVL kein DDR6 kann, kann Titan Lake auch kein DDR6, punkt. Die einzige Möglichkeit wäre ein neuer Sockel für Titan Lake.

[ryan]

Der IMC sitzt in der CPU und die zu validierenden Boards mit den zu validierenden CPUs würden später kommen. Keine Ahnung, wo das unüberwindbare Problem sein sollte.

[HOT]

Der IMC sitzt in der CPU und die zu validierenden Boards mit den zu validierenden CPUs würden später kommen. Keine Ahnung, wo das unüberwindbare Problem sein sollte.

Du kannst nichts auf den Markt bringen, was nicht dafür validiert ist und was willst du validieren, wenn es keine finalen Speicher gibt? Das geht nicht.

[mocad_tom]

Es wird DDR5 MRDIMM mit ECC und DDR5 MRDIMM ohne ECC geben.

Die Leitungslängen und die güte der Leitungen im Mainboard scheint kein Problem mehr zu sein.

Aktuell ist das Problem, dass die Spannung/Stromstärke, die da durchgeschickt werden muss direkt die RAM-Bausteine ansteuert und diese dann zurückliefern müssen(und zwar dann auch mit der richtigen Latenz).

Hier schafft man nun Entlastung, indem man davor einen Chip schaltet, der alternierend zwischen zwei RAM-Bausteinen hin und herschalten kann.

Also ein MRDIMM 12800 hat auf dem Modul zwei DIMM 6400 drauf.

PCIe 6 wird wohl auch nicht zu den Consumer-Mainboards kommen.

PCIe 6 wird Diamond Rapids mit Server MoBo können.

Man hat ja auch für Nova Lake schon wieder Xeon angekündigt. Also die werden MRDIMM mit ECC packen können.

64GB CUDIMM DDR5 gibt es ja jetzt schon.

Ich denke wir werden jetzt dann nur noch 1 DIMM per Channel sehen (also Mainboards mit zwei RAM Sockel).

Dual Rank und 2 DIMM per Channel ist einfach komplett kaputt.

Ich blicke mal in die Zukunft/Spekuliere:
Es wird 192 GB DDR5 MRDIMM 11200 Module ohne ECC geben.

Damit wird man dann 384GB konfigs bauen können, die eine ordentliche RAM Anbindung haben werden.

Sollte es wirklich einen Nova Lake(-HX?) mit 256bit geben, dann wären auch 768GB möglich.

Und das wäre für eine 'preissensitive' Workstation-Plattform schon brutal.

[E39Driver]

Imho haben sie bis dahin 1955 oder mind. 1956. Egal was. Hauptsache du musst neue Boards kaufen.

Warum nicht, wäre ein fast kostenloser schneller Quickwin endlich einen langlebigeren Sockel einzuführen.

Im DiY-Markt ist man aktuell quasi bedeutungslos. In jedem Kaufberatungs-Thread wird immer das Argument des "Toten" Intel-Sockels ins Feld geführt. Und ja ist ja auch richtig wenn im Vergleich ein Sockel AM4 / AM5 über 3 bis 4 CPU-Generationen versorgt wird. Dieses Gehabe einen Sockel immer nur mit einem Update zu versorgen konnte man sich vor 10 Jahren vielleicht leisten, als man noch Marktführer war und selbst damals war es schon eher schädlich gewesen.

[Badesalz]

Warum nicht, wäre ein fast kostenloser schneller Quickwin endlich einen langlebigeren Sockel einzuführen.Ja... Das müssen sie dann aber auch so machen ;)

[y33H@]

Die Sache mit dem Aufrüsten ist mehr Wahrnehmung als Realität - selbst auf Computerbase geben nur 33% von über 4000 Teilnehmern an ihre CPU auf demselben Board aufgerüstet zu haben ... und das bei einer Community die sehr stark AM4/AM5- und DIY-lastig ist:

https://www.computerbase.de/news/mainboards/cpu-sockel-wie-viele-prozessoren-hat-euer-mainboard-schon-gesehen.93827/

Das ist mehr "ich find's cool die Option zu haben" als "ich nutze die Option" ...

[Hypadaiper]

Das ist aber zu kurz gedacht yeeha.
Wenn man bspw mit wenig Geld einen guten Rechner sucht, dann kann man
A) sich heute ein 40-60€ Brett neu kaufen und da ein 5700x3d drauf schnallen.
B) für 40€ sich einen 1600x mit b150 auf der Bucht besorgen und dort dann den 5700x3d verbauen.

Beides Szenarien die meiner Meinung nach nicht vjn der Umfrage abgedeckt werden.
Zudem vermindert es etwas den Preisverfall von aktueller Hardware (siehe die letzten x450 Boards, hier sind gute noch richtig was wert). Auch das ist ein Vorteil ohne je selbst die CPU tauschen zu wollen

[memory_stick]

Bisher hat am5 eifach Dank dem 5800 x3d keinen in socket Aufrüstgrund gegeben, die meisten sind entweder bei 7800x3d oder 9800x3d auf am5 gewechselt, bei beiden gibt imho bisher keinen Aufrüstgrund (Gaming, CB community). Dieselbe Umfrage nach Zen6 release fänd ich spannend

[Zossel]

Die Sache mit dem Aufrüsten ist mehr Wahrnehmung als Realität - selbst auf Computerbase geben nur 33% von über 4000 Teilnehmern an ihre CPU auf demselben Board aufgerüstet zu haben ... und das bei einer Community die sehr stark AM4/AM5- und DIY-lastig ist:

https://www.computerbase.de/news/mainboards/cpu-sockel-wie-viele-prozessoren-hat-euer-mainboard-schon-gesehen.93827/

Das ist mehr "ich find's cool die Option zu haben" als "ich nutze die Option" ...

Die Beschränkung auf nur eine Generation CPU ist vollständig künstlich und technisch durch nichts zu rechtfertigen.
Und wenn Intel endlich mal vollständig auf PCIe umsteigen würden, könnte man auch die selben "Chipsätze" für Intel und AMD, ja sogar für ARM Mobos nutzen.

Und noch ein Grund für einen CPU-Wechsel: https://geizhals.de/amd-ryzen-9-5950x-100-100000059wof-a2392527.html Das Ding peppt so eine alte Möhre für lau noch mal richtig auf.

[HOT]

Es wird DDR5 MRDIMM mit ECC und DDR5 MRDIMM ohne ECC geben.

Die Leitungslängen und die güte der Leitungen im Mainboard scheint kein Problem mehr zu sein.

Aktuell ist das Problem, dass die Spannung/Stromstärke, die da durchgeschickt werden muss direkt die RAM-Bausteine ansteuert und diese dann zurückliefern müssen(und zwar dann auch mit der richtigen Latenz).

Hier schafft man nun Entlastung, indem man davor einen Chip schaltet, der alternierend zwischen zwei RAM-Bausteinen hin und herschalten kann.

Also ein MRDIMM 12800 hat auf dem Modul zwei DIMM 6400 drauf.

PCIe 6 wird wohl auch nicht zu den Consumer-Mainboards kommen.

PCIe 6 wird Diamond Rapids mit Server MoBo können.

Man hat ja auch für Nova Lake schon wieder Xeon angekündigt. Also die werden MRDIMM mit ECC packen können.

64GB CUDIMM DDR5 gibt es ja jetzt schon.

Ich denke wir werden jetzt dann nur noch 1 DIMM per Channel sehen (also Mainboards mit zwei RAM Sockel).

Dual Rank und 2 DIMM per Channel ist einfach komplett kaputt.

Ich blicke mal in die Zukunft/Spekuliere:
Es wird 192 GB DDR5 MRDIMM 11200 Module ohne ECC geben.

Damit wird man dann 384GB konfigs bauen können, die eine ordentliche RAM Anbindung haben werden.

Sollte es wirklich einen Nova Lake(-HX?) mit 256bit geben, dann wären auch 768GB möglich.

Und das wäre für eine 'preissensitive' Workstation-Plattform schon brutal.

Das will ich doch ganz schwer hoffen, ich fordere das schon seit Jahren, das macht auch die Boards billiger. Aber danke für den informativen Beitrag. Ich würde auch sagen, 2 DIMMs mit CUDIMMs ist für diese Plattform sicherlich sehr sinnvoll.

Die Beschränkung auf nur eine Generation CPU ist vollständig künstlich und technisch durch nichts zu rechtfertigen.
Und wenn Intel endlich mal vollständig auf PCIe umsteigen würden, könnte man auch die selben "Chipsätze" für Intel und AMD, ja sogar für ARM Mobos nutzen.

genau deshalb hatte Intel ja stets den Kompromiss mit den 2 Generationen. Aus betriebswirtschaftlicher Sicht hat y33H@ ja absolut recht, eine Generation, ein Sockel, ein Standard ist hier auf jeden Fall die beste Lösung. Aber da gibts eben noch das Marketing... denn das spielt bei der Plattform eine sehr wichtige Rolle, der DIY-Markt ist nicht wirklich wichtig aus betriebswirtschaftlicher Sicht, aber der Ruf kommt genau hier her. Es ist nicht zuletzt AM4 (übrigens auch mit seinen Querelen wie die Beschränkungen des B550 und der alten Plattformen, die später dann aufgehoben wurden), dem die Marke Ryzen diesen sehr guten Ruf zu verdanken hat. Daher hat AMD direkt die Strategie verfolgt ein Speicherstandard, eine Sockelgeneration. Aber das Thema ist für Intel ja auch irrelevant, da es ja bei den 2 Generationen bleibt. Es war ja einfach wieder ne idiotische Schlussfolgerung von Tom von MLID, weil der 4 Generationen und eine Plattform gesehen hat, ohne zu begreifen, dass 2 Generationen davon rein mobil sind :freak:.

[Lehdro]

Ja... Das müssen sie dann aber auch so machen ;)
Stattdessen gibt es S1151 reloaded. "Sockellanglebigkeit" - von CPU Unterstützung redet dann ja keiner ;)

[E39Driver]

Die Sache mit dem Aufrüsten ist mehr Wahrnehmung als Realität - selbst auf Computerbase geben nur 33% von über 4000 Teilnehmern an ihre CPU auf demselben Board aufgerüstet zu haben ... und das bei einer Community die sehr stark AM4/AM5- und DIY-lastig ist:

https://www.computerbase.de/news/mainboards/cpu-sockel-wie-viele-prozessoren-hat-euer-mainboard-schon-gesehen.93827/

Das ist mehr "ich find's cool die Option zu haben" als "ich nutze die Option" ...
Sehe ich anders. Die Umfrage auf CB ist sicherlich etwas verfälscht, da viele Enthusiasten unterwegs sind, die eh regelmäßig aufrüsten und HighEnd kaufen.

Die große Mehrheit des Marktes kauft aber entweder OEM oder aber bei DiY auf Preis-Leistung getrimmte Zusammenstellungen und betreibt dieser dann für etliche Jahre. Auf einem alten AM4 Board von 2017 mit einem heutzutage ranzigen Ryzen 1800X oder 2600X kannst du für 100€ Neupreis immer noch problemlos einen Zen3 5700X oder für 200€ einen 5700X3D schnallen und erhältst auch heute noch ausreichende CPU Leistung, mit der das System wieder für kleines Geld für weitere 3 - 4 Jahre fit gemacht wurde. Das ist ein großes Verkaufsargument. Und es kostet Intel nichts, dies zukünftig zu ändern.

Versetzte dich mal in die Rolle du sollst deinem 12 jährigen Cousin ein möglichst Preis-Leistungsoptimiertes Gamingsystem zusammenstellen, welches möglichst lange halten soll. Du kannst entweder für 300€ einen Intel Core Ultra 7 265k nehmen oder für 350e einen Ryzen-7 7800X3D. Beide CPUs tuen sich nicht viel, Plattformkosten sind identisch. Der Ryzen ist prozentual etwa so viel schneller wie er auch mehr kostet, also auch in der Kalkulation vernachlässigbar.
ABER: Bei der Intel Konfig steckt der Cousin in der Sackgasse, wird die Kiste in 5 Jahren zu langsam, muss er einmal alles komplett neu kaufen. Bei der AM5 Konfig kann er immer noch auf ZEN6 wenn nicht sogar noch auf ZEN7 in 5 Jahren wechseln und hat wieder weitere Jahre Ruhe.

[KarlKastor]

Bisher hat am5 eifach Dank dem 5800 x3d keinen in socket Aufrüstgrund gegeben, die meisten sind entweder bei 7800x3d oder 9800x3d auf am5 gewechselt, bei beiden gibt imho bisher keinen Aufrüstgrund (Gaming, CB community). Dieselbe Umfrage nach Zen6 release fänd ich spannend
Die meisten Leute in der Umfrage setzen auf AM4.

[amdfanuwe]

Die große Mehrheit des Marktes kauft aber entweder OEM oder aber bei DiY auf Preis-Leistung getrimmte Zusammenstellungen und betreibt dieser dann für etliche Jahre.
Genau. Und nach den etlichen Jahren wird ein neues System gekauft.
Also, das ist nicht die Gruppe der CPU Upgrader.

[Zossel]

Genau. Und nach den etlichen Jahren wird ein neues System gekauft.
Also, das ist nicht die Gruppe der CPU Upgrader.

S. Anhang.

[Badesalz]

Die Sache mit dem Aufrüsten ist mehr Wahrnehmung als Realität Ja... :wink: Und trotzdem ist es ein dicker PR-Move seitens AMD. Den man überhaupt nicht promotet (diesjahr erst ganz vorsichtig ;) ).

Selbstläufer für den guten Namen. Ich hab nur gelächelt und gewartet bis die Intel-Maschinerie endlich mal drauf kommt. Stattdessen wurde es vom Mal zu Mal nur schlimmer :wink:

Vielleicht ist es nur das innere Gefühl? Ganz ruhig, du kannst, musst es aber nicht. Und dann machst du es doch :tongue:

[y33H@]

Perception =)

[Mr Schnabel]

Mein 6 Jahre altes x570 hat einen 3700x und vor 3 Jahren einen 5800x3d gesehen. Daher würde ich sagen, dass sich die lange Upgrademöglichkeit schon gelohnt hat. Wenn ich jetzt aber auf einen AM5 mit 10800x3d umschwenke, dann wäre obenhin schon nicht mehr so viel Spiel. Dann freut es mich, dass Intel auch etwas flexibler mit seinen Sockel umgeht. Dann kann ich nächstes Jahr auf LGA1954 umsteigen und kann dann bei bedarf wieder upgraden.

[Badesalz]

Perception =)DU weißt wie wichtig das ist :wink:

[Zossel]

DU weißt wie wichtig das ist :wink:

Und wer die Möglichkeit hat nur die CPU zu tauschen wird eher beim gleichen CPU-Hersteller bleiben.

[ryan]

In dieser Industrie Board Roadmap ist NVL-U/H für mitte bis Ende 2026 gelistet, was überraschend früh wäre. Industrie Boards sind ja meistens etwas später dran.

[mboeller]

Clearwater Forest + Darkmont-Kerne Infos von der Hotchips 2025:

https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/66880-hot-chips-2025-intel-nennt-weitere-details-zur-clearwater-forest.html

Die Darkmont-Kerne scheinen massiv aufgebohrt zu werden.

[Der_Korken]

Clearwater Forest + Darkmont-Kerne Infos von der Hotchips 2025:

https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/66880-hot-chips-2025-intel-nennt-weitere-details-zur-clearwater-forest.html

Die Darkmont-Kerne scheinen massiv aufgebohrt zu werden.

Beziehen sich die ganzen Verbesserungen nicht auf die alten Gracemont-Kerne, die noch in den Servern stecken? Da sind 17% noch tief gestapelt, den bei Skymont lag der IPC-Gain eher bei 30% (INT) bis 50% (FP).

[mboeller]

Beziehen sich die ganzen Verbesserungen nicht auf die alten Gracemont-Kerne, die noch in den Servern stecken? Da sind 17% noch tief gestapelt, den bei Skymont lag der IPC-Gain eher bei 30% (INT) bis 50% (FP).

Stimmt ... ist anscheinend nur "Skymont" für Server ... shit

https://chipsandcheese.com/p/intel-details-skymont


Skymont adds another cluster, letting it fetch 96 bytes per cycle and decode 9 instructions per cycle.

[davidzo]

Beziehen sich die ganzen Verbesserungen nicht auf die alten Gracemont-Kerne, die noch in den Servern stecken? Da sind 17% noch tief gestapelt, den bei Skymont lag der IPC-Gain eher bei 30% (INT) bis 50% (FP).

Das ist richtig. Darkmont scheint nur ein Tick zu sein, wobei Skymont ein großer Tock war.

Der 64kb L1i, der 416ROB, die 3x3 Decoder und die 26 execution ports sind alle schon bei skymont vorhanden.

Der L2 Cache ist mit 17ns aber lower latency als skymont (19ns).

Wenn ich das richtig sehe ist ein 4C Modul aber nur mit 35gb/s fabric Bandbreite angebunden. Das dürfte bei floating point workloads massiv bottlenecken. Ist aber vielleicht ein Darstellungsfehler und eigentlich sind es 2x 35gb/s, also auf beiden Seiten?
Für die meisten Integer Workloads sollte das kein problem sein, da es immer noch deutlich über der Gesamt DRAM Breite liegt. Trotzdem bedeutet dass dass die E-Cores wieder ein One-trick pony sind das auf gleichmäßige Multicore Integer workloads beschränkt sind.

[robbitop]

Also was E-Cores nicht mehr sind, sind little cores im klassischen Sinne IMO. Die sind mittlerweile so breit und komplex geworden wie große Cores. Allerdings zeigen die P Cores, dass man sich dort in ein paar Sachen verrannt hat und ggf. PPA nicht so toll ist was bestimmte Vergrößerungen und Änderungen anging.
Dass das E-Core Team zukünftig die einzigen Cores liefern soll, zeigt eigentlich auch, dass die E Cores eher sowas wie besser ausbalancierte volle Cores sind. Ähnlich wie bei AMDs Zen Cores.

[ryan]

Beziehen sich die ganzen Verbesserungen nicht auf die alten Gracemont-Kerne, die noch in den Servern stecken? Da sind 17% noch tief gestapelt, den bei Skymont lag der IPC-Gain eher bei 30% (INT) bis 50% (FP).


Das bezieht sich auf Crestmont. Intel hatte damals +4% gegenüber Gracemont angegeben bei Meteor Lake. Bei Darkmont soll nur die branch prediction und L2 Latenz verbessert wurden sein gegenüber Skymont.

[davidzo]

Ein bisschen Schade ist es schon dass sich bei den E-Cores nicht wirklich was getan hat seit Skymont letzten Jahres.

Edit: Selbst Chips and Cheese spricht von "Skymont" Cores und nicht mehr von Darkmont:
https://chipsandcheese.com/p/intels-clearwater-forest-e-core-server

Dass man das Tik Tok Modell offiziell aufgegeben hat, weckte eigentlich die Hoffnung dass es nach sovielen tock - tock und tock-refreshs in 10+7+++nm auch mal einen tock innerhalb eines Ticks geben würde. Also ein ticktock in einer Generation.
Aber das hier sieht nach einem klassischen Tick aus, Enttäuschend.

Bei ARL hat man sich immerhin mit Gracemont vergleichen können und kam da auf 31% IPC Zuwachs. Aber sierra forrest hat halt schon Crestmont und zwar ohne die Cache-Schwäche der Meteorlake Crestmont Cluster. 4MB L2 per Cluster und 108MB L3 sind halt schon ein starker Ausgangspunkt.

Umso verwunderlicher finde ich dass sich viele Serverleute wie Patrick Kennedy und laut Industriequellen auch die Hyperscalerso lange schon für CWF begeistern. Was auch immer Intel denen gezeigt hat kennen wir wohl noch nicht. Imo war der große Step doch Sierra forrest und CWF ist nur ein inkrementelles update?
- Womöglich setzt die erhöhte Bandbreite und der gigantische L3 nochmal ein gutes Performanceplus frei?
- Wieso ist das dann aber im IPC vergleich nicht berücksichtigt? Das sieht intel nicht ähnlich, die sonst L3 cache gewinne gerne zur IPC dazuzählen.
- oder es geht um pricing und Verfügbarkeit?
- Oder löst das neue Fabric ein paar Fesseln bezg.l numa-nodes mit denen Sierra forrest zu kämpfen hatte?

Xeon6 Sierra Forrest ist ja noch relativ selten zu sehen und wenn dann nur in der 144kern Version und nicht das 288C Topmodell das gar nicht öffentlich gelauncht wurde. Die Performance der 144Kern Version liegt dann aber nicht ansatzweise auf Epyc Bergamo Niveau (128x zen4C). Bei phoronix braucht es sogar eine 2P 6766E Plattform um mit einem 128C 9754 Epyc gleich zu ziehen. Turin Dense hat nicht nur nochmals schnellere Cores, sondern auch +50% mehr davon.

Auch ein Problem war anscheinend die Plattform Reife und Verfügbarkeit. Zwischen Ankündigung und verfügbaren Systemen lag ewig viel zeit während die P-Xeons schon ausgeliefert wurden. Immerhin kommt CWF jetzt auf der gleichen Plattform, das dürfte also schneller gehen. Aber mal sehen ob die 288C Version diesmal breiter ausgerollt wird als letztes mal. Ohne die hat man gegen Turin Dense keine Chance.

[Der_Korken]

Also was E-Cores nicht mehr sind, sind little cores im klassischen Sinne IMO. Die sind mittlerweile so breit und komplex geworden wie große Cores. Allerdings zeigen die P Cores, dass man sich dort in ein paar Sachen verrannt hat und ggf. PPA nicht so toll ist was bestimmte Vergrößerungen und Änderungen anging.
Dass das E-Core Team zukünftig die einzigen Cores liefern soll, zeigt eigentlich auch, dass die E Cores eher sowas wie besser ausbalancierte volle Cores sind. Ähnlich wie bei AMDs Zen Cores.

Mich hätte ehrlich gesagt nicht überrascht, wenn Intel die Cove-Kerne mit Nova Lake komplett abgesägt hätte. Darkmont scheint tatsächlich nur ein kleines Upgrade gegenüber Skymont zu sein aber mit dem nächsten "Tock" würde ich die Mont-Kerne bei der IPC vor den Cove-Kernen sehen. Man weiß halt nicht, was Intel bei den Cove-Kernen noch für Altlasten mitschleppt in Form von schlechten oder unsauberen Designentscheidungen, um die man jetzt ständig drumherum bauen muss.

[davidzo]

Mich hätte ehrlich gesagt nicht überrascht, wenn Intel die Cove-Kerne mit Nova Lake komplett abgesägt hätte. Darkmont scheint tatsächlich nur ein kleines Upgrade gegenüber Skymont zu sein aber mit dem nächsten "Tock" würde ich die Mont-Kerne bei der IPC vor den Cove-Kernen sehen. Man weiß halt nicht, was Intel bei den Cove-Kernen noch für Altlasten mitschleppt in Form von schlechten oder unsauberen Designentscheidungen, um die man jetzt ständig drumherum bauen muss.

Ich glaube nicht dass so ein Sprung noch mal kommen wird. Sind wir nicht auch bei den kleinen Cores schon wieder bei abnehmenden Grenzerträgen?

17% mehr IPC für einen Core der rund 50-60% vergrößert wurde ist imo schon kein guter Ertrag mehr:
+50% Frontend decode width
+62% ROB
+53% Execution Units
+100% Cache Bandbreite
...

[iamthebear]

Laut den Tests von David Huang waren es bei Skymont (255H) vs. Crestmont (155H):
.) 34% mehr IPC in specint rate1
.) 15% mehr Takt (4.4GHz vs. 3.8GHz)
.) 42% (int) / 62% (fp) mehr Performance in Geekbench 5
.) 51% (int) / 69% (fp) mehr Performance in Geekbench 6

Intel gibt bei CWF 17% IPC in spec int an. Das hört sich nicht sehr berauschend an wenn Skymont schon 34% hatte und wie man Intel kennt werden die kaum tiefstapeln.


Interessant ist jedoch auch die Angabe von 59TFlop/s:
https://www.hardwareluxx.de/images/cdn02/uploads/2025/Aug/easier_chiplet_qj/hot_chips_2025_intel_clearwater_forest_014_1920px.jpeg

Damit sollte man sich doch den (vermutlich) All Core Boosttakt ausrechnen können:
59000GFlop / 576 Kerne / 4 FP Ports / (128Bit/32Bit) / 2 ops (FMA) = 3.2GHz

Zum Vergleich:
Sierra Forest 144C hatte 3GHz@330W bzw. 2.7GHz@250W

Das dürfte wohl auch bedeuten dass es bis zum Release nicht mehr lange ist wenn Intel schon finale Taktraten weiß.

[davidzo]

Das hört sich nicht sehr berauschend an wenn Skymont schon 34% hatte und wie man Intel kennt werden die kaum tiefstapeln.


Ganz einfach Skymont hatte nie 34%. Klassisches Intel Gaslighting. Die 17% bei Integer sind realistisch, die 30+% waren es nie. FP ist eine andere Geschichte, da sind die Zuwächse tatsächlich größer aber auch das ist teilweise nur eine Bandbreitenmessung.

Chips and Cheese haben sogar gar keinen Zuwachs gemessen bei Lunarlake im SpecInt, da das fehlen des L3 Caches bei LnL E-Cores die IPC gewinne vollständig wieder auffrisst. Und das trotz der unterirdischen fabric latenzen von Meterolake die Crestmont theoretisch belasten:
But in my opinion, comparisons against low power Crestmont only provide half the picture. Skymont is meant to boost multithreaded performance too, like Crestmont Cores on. Meteor Lake uses Crestmont cores on the Intel 4 Compute Tile to fill that role. Therefore, a comparison against those Compute Tile Crestmont cores is also appropriate.

That comparison is less favorable to Skymont, which only manages a 0.68% performance gain in SPEC CPU2017’s integer tests.
(...)
I suspect Skymont would indeed provide double digit percentage gains given identical cache setups. However, giving Crestmont a 24 MB L3 and a 100 MHz clock speed advantage seems to be enough to cancel out Skymont’s improved architecture.


Bei Lunarlake hat man von 38% IPC Verbesserungen (Integer) gesprochen. Als Vergleich hat man sich aber die Low Power E-Cores herausgesucht die keinen L3 haben und 200ns + Speicherlatenz und nur halb soviel L2 Cache wie der Vergänger Gracemont. Ja, selbst die Gracemont E-Cores in 10nm aus 2022 waren schneller als das was sich Intel zum Vergleich gesucht hat.

Bei der Vorstellung von Skymont in Arrowlake hat man dann immerhin Meteorlake mit den schwächeren Crestmont ausgelassen und direkt zu Raptorlakes Gracemont Kernen verglichen.
Man kommt aber erneut nur durch einen Kniff auf die beeindruckenden +32% Integer IPC im Vergleich zu Raptorlake: Anstatt wie bei Lunarlake einen ST IPC Vergleich zu nehmen, quoted man hier MT Werte.
Bekanntermaßen haben Gracemont quadcore Cluster aber eine sehr schlechte MT Skalierung da sie an Cache und DRAM Bandbreite verhungern. Bei Skymont wurde sowohl die L2 Cache Bandbreite verdoppelt als auch die Anbindung zum L3 und DRAM.
- Effektiv misst man bei einem MT Vergleich also eher das 4C Cluster Bottleneck von Raptorlake als die IPC der einzelnen Skymont Kerne.

Der Vergleich zu Meteorlake ist eine Nebelkerze, da Crestmont eben noch deutlich langsamer als der Vorgänger Gracemont auf Raptorlake ist.


Laut den Tests von David Huang waren es bei Skymont (255H) vs. Crestmont (155H):
.) 34% mehr IPC in specint rate1
.) 15% mehr Takt (4.4GHz vs. 3.8GHz)
.) 42% (int) / 62% (fp) mehr Performance in Geekbench 5
.) 51% (int) / 69% (fp) mehr Performance in Geekbench 6


ich lese von Huang das hier:
258V Skymont LP E @ 3.7 GHz

This is approximately a 15% improvement over the Crestmont E core (3.8 GHz) on the Meteor Lake ring.


15% Zuwachs für einen wesentlich breiteren Core der keinen Zugriff auf den L3 hat, aber doppelt soviel L2 und Bandbreite.
Und das ist noch gut. Chips and Cheese haben in einem ähnlichen Szenario wie gesagt nur 0.68% gemessen.

Und Geekbench ist eben Geekbench.
Der enthält auch viele Floating Point tests, Gaussian blur, machine learning, horizon detection, camera filter etc. und genau jene haben die größten Zuwächse und heben den Schnitt weit über das SpecInt niveau.
Das ist auch nicht verwunderlich, da einerseits die FP Ausstattung von Gracemont und Crestmont im Vergleich zu den Big Cores echt jämmerlich war und Skymont hier mit 4x 128bit pipes statt 2x 128b echt groß aufgebohrt wurde. Andererseits knallt hier möglicherweise auch wieder das Bandbreitenlimit des L2 Caches rein welches bei Skymont eben verdoppelt wurde.

[ryan]

Geekerwan hatte 21,6% gemessen gegenüber Gracemont: https://youtu.be/TFu2iorqU_o?t=158

Auf Niveau von Raptor Cove, was ja auch Intel damals zum launch so kommuniziert hatte.

[Undertaker]

Was man mMn vor allem im Blick behalten muss: Wenn die E-Core nicht nur für aktuelle use cases, sondern als vollwertiger P-Core Ersatz herhalten sollen, benötigen sie a) erheblich mehr Takt und b) deutlich mehr Cache für Workloads mit hoher Speicherabhängigkeit (u.a. Spiele). Genau das sind zwei Themen, die die aktuell sehr gute PPA-Bilanz merklich schmälern werden.

[Badesalz]

@Undertaker
Vielleicht ist sie dann garnicht soviel schlechter, wenn TSMC das produziert?...

Sonst kann man sich dafür außer im Laptop anscheinend nicht viel für kaufen. Es kracht zwar nicht so runter wie auf dem Desktop und der Workstation, wegen der Marktträgheit, aber auch beim Server trudelt man konstant runter. Woche für Woche.

[davidzo]

Was man mMn vor allem im Blick behalten muss: Wenn die E-Core nicht nur für aktuelle use cases, sondern als vollwertiger P-Core Ersatz herhalten sollen, benötigen sie a) erheblich mehr Takt und b) deutlich mehr Cache für Workloads mit hoher Speicherabhängigkeit (u.a. Spiele). Genau das sind zwei Themen, die die aktuell sehr gute PPA-Bilanz merklich schmälern werden.

Ich würde es trotzdem gerne mal sehen wie Intel das 24Kern Chiplet aus CWF auf ein Intel7 Base-Die mit großem L3 und 128bit DDR5 setzt und mit sinnlos hohem Desktop-Takt betreibt.

[Der_Korken]

Was man mMn vor allem im Blick behalten muss: Wenn die E-Core nicht nur für aktuelle use cases, sondern als vollwertiger P-Core Ersatz herhalten sollen, benötigen sie a) erheblich mehr Takt und b) deutlich mehr Cache für Workloads mit hoher Speicherabhängigkeit (u.a. Spiele). Genau das sind zwei Themen, die die aktuell sehr gute PPA-Bilanz merklich schmälern werden.

Man könnte das P+E-Konzept beibehalten, indem man die Mont-Kerne einmal in 4er-Gruppen an den L3 hängt, aber zwischendurch auch einzelne "P-Kerne", die quasi Mont-Kerne mit Cove-Caches sind. Dazu einen dedizierten Zugang zum L3 für geringere Latenzen und mehr exklusive Cache-Bandbreite. Mehr als 6 P-Kerne braucht man eh nicht, wahrscheinlich würden sogar 4 reichen.

[iamthebear]

Ob nun 1, 2 oder 4 Kerne an einem Ringstop hängen ist denke ich nicht so der entscheidende Faktor.

Das Problem dürfte eher sein Skymont auf Desktop Taktraten zu bekommen.

Skymont hat nur 1/3 der Größe von Lion Cove. In Anbetracht der Performance ist das ein voller Erfolg.
Was den Energieverbrauch bei gleicher Spannung angeht soi braucht Skymont ca. 1.5x weniger Energie bei der gleichen Spannung. Das ist für die Performance immer noch sehr gut aber wesentlich weniger Unterschied als bei der Fläche.

Das führt jedoch in der Folge dazu, dass die Energiedichte deutlich höher ist.
Was den Takt angeht soi könnte Skymont theoretisch schon das Niveau von Lion Cove erreichen (oder zumindest sehr knapp dran), in der Praxis kann man die Kerne jedoch nie voll ausfahren, da man dabei immer in ein thermisches Problem läuft.
Das mag jetzt im MT Betrieb kein Thema sein weil 4.5GHz all Core mit 24 Kernen immer noch top is aber als P Core würde das nicht klappen.

Um auf >5.5GHz in N3B zu kommen müsste Intel also entweder den Energieverbrauch deutlich senken (was aber schwierig wird) oder man verzichtet auf die hohe Dichte.

Auch IPC mäßig wird es nicht so leicht sein aufzuschließen. Es reicht ja nicht aus einfach die E Cores auf Lion cove Niveau zu bringen. Bis es Unified Cores gibt hat AMD schon Zen 7 draußen. Da müsste Intel eher um die 50% drauf legen.

[ryan]

Die Basis ist Arctic Wolf für den unified core. Intel wird und kann in mehr Fläche investieren. IPC mäßig sehe ich die wenigsten Probleme, weil schon Skymont nur noch 10% hinter Lion Cove liegt. Das hört sich bei manchen so an, als wenn Intel Skymont unverändert übernimmt und nichts weiter ändert. Der unified Kern ist die dritte Generation nach Skymont.

[Leonidas]

Ich trenne die Spekulation hiermit mal auf: Ab sofort ist dieser Thread nur noch bezogen auf Nova Lake. Andere Intel-Generationen haben ab sofort eigene Speku-Threads:
Razor Lake (https://www.forum-3dcenter.org/vbulletin/showthread.php?t=622445)
Titan Lake (https://www.forum-3dcenter.org/vbulletin/showthread.php?t=622446)
Hammer Lake (https://www.forum-3dcenter.org/vbulletin/showthread.php?t=622447)

[Hakim]

Ich sehe bei der Nova Lake eingeführten Platform 1954, alle kommenden Nachfolger, Razer>Titan>Hammer, alle auf der selben Platform? Kaum vorstellbar bei Intel das die über so viele Jahre hinweg und Generationen auf den selben Sockel verbleiben. Aber mal sehen.

[dildo4u]

Wie willst du sonst Leute davon überzeugen in die Plattform zu investieren?
Desktop GPU wird man locker bis 2030 mit PCI 5.0 ausreizen können und CPU Modelle mit 3D Cache brauchen kein DDR6.

[Hakim]

Es wäre ja cool, aber halt absolut nicht Intel typisch. Aber vielleicht will der neue Boss das jetzt ändern

[dildo4u]

Der aktuelle Sockel ist ein Desaster für alle Mainboard Hersteller die werden Intel darum Betteln das zu ändern.
Siehe AM5 der x870 Refresh erzeugt fast keinen Aufwand für Asus,MSI etc da sich kaum was ändert.

[Hakim]

Wenn es so kommt, könnte sich der Aufpreis für ein gutes Modell mit Nova Lake lohnen wenn man später Titan oder Hammer Lake drauf montieren will. Aber erst mal abwarten

[HOT]

Ich sehe bei der Nova Lake eingeführten Platform 1954, alle kommenden Nachfolger, Razer>Titan>Hammer, alle auf der selben Platform? Kaum vorstellbar bei Intel das die über so viele Jahre hinweg und Generationen auf den selben Sockel verbleiben. Aber mal sehen.

Ich hab schon mal gesagt, dass Tom da Schwachsinn labert. Die 4 Generationen sind 2 reine Mobilgenerationen, will heißen, der Sockel ist wieder nur für 2 Generationen wie gehabt. 4 Desktop-Generationen in 4 Jahren, ja ne is klar...

[Leonidas]

Dies ist eine bedenkenswerte Möglichkeit, da dem aktuellen Ablaufplan bei Intel entsprechend.

[robbitop]

Ich hab schon mal gesagt, dass Tom da Schwachsinn labert. Die 4 Generationen sind 2 reine Mobilgenerationen, will heißen, der Sockel ist wieder nur für 2 Generationen wie gehabt. 4 Desktop-Generationen in 4 Jahren, ja ne is klar...

So oft wie du völlig selbstbewusst geschrieben hast dass ein Leak quatsch/Schwachsinn/Unsinn ist und dich am Ende geirrt hast (zB es wird niemals ZenC und normale Zens in einer APU geben hast du mal vehement geschrieben - Phoenix2 und Strix haben das dann doch gebracht) wundert mich immer wieder wie du dieses Selbstbewusstsein in diesem Zusammenhang aufrecht erhalten kannst. Habe ich schon mehrfach geschrieben: ein wenig mehr Zurückhaltung wäre da angemessen.
Man kann ja anderer Meinung sein - aber ein „IMO“ und das weglassen von „Schwachsinn“ wäre da sinnvoll. Denn es gibt aktuell keine nachlesbaren/der Öffentlichkeit vorliegenden Fakten die deine Theorie unterlegen bzw den „leak“ negieren, dass es angesagt wäre dass man das als „Quatsch“ bezeichnen könnte.

[dildo4u]

Ich hab schon mal gesagt, dass Tom da Schwachsinn labert. Die 4 Generationen sind 2 reine Mobilgenerationen, will heißen, der Sockel ist wieder nur für 2 Generationen wie gehabt. 4 Desktop-Generationen in 4 Jahren, ja ne is klar...

2 echte Generationen 2 Refresh klingt logisch für mich.
AMD bringt einfach keine Refreshes mher daher die lange Wartezeiten zwischen den Generationen.

[HOT]

So oft wie du völlig selbstbewusst geschrieben hast dass ein Leak quatsch/Schwachsinn/Unsinn ist und dich am Ende geirrt hast (zB es wird niemals ZenC und normale Zens in einer APU geben hast du mal vehement geschrieben - Phoenix2 und Strix haben das dann doch gebracht) wundert mich immer wieder wie du dieses Selbstbewusstsein in diesem Zusammenhang aufrecht erhalten kannst. Habe ich schon mehrfach geschrieben: ein wenig mehr Zurückhaltung wäre da angemessen.
Man kann ja anderer Meinung sein - aber ein „IMO“ und das weglassen von „Schwachsinn“ wäre da sinnvoll. Denn es gibt aktuell keine nachlesbaren/der Öffentlichkeit vorliegenden Fakten die deine Theorie unterlegen bzw den „leak“ negieren, dass es angesagt wäre dass man das als „Quatsch“ bezeichnen könnte.
Ich hab nicht geschrieben, dass sein Leak Schwachsinn ist, ich hab geschrieben, dass seine Schlussfolgerungen falsch sind, wie so oft bei sowas. Zurückhaltung bei gewissen Themen ist nicht meine Art, sorry.

2 echte Generationen 2 Refresh klingt logisch für mich.
AMD bringt einfach keine Refreshes mher daher die lange Wartezeiten zwischen den Generationen.

Es handelt sich offenbar nicht um pure wir ARL oder RPL Refreshes, es handelt sich wie es aussieht wie bei Panther Lake um eine eigene Refreshgeneration mit neuen Kernen mit neuen Namen. Razor Lake ist ja auch schon geleakt in irgendnem Linux-Kernel, das wurd einige Seiten vorher erwähnt, dass ein Razor Lake K und M existiert, kein S (bisher). Wenn Razor Lake ein einfacher Refresh ist, hast du natürlich recht.

Ich sag ja nicht, dass das alles richtig ist, im letzten Podcast kam Tom ja damit auf, dass auch Titan Lake nur mobil sein könnte... welche Generationen das jetzt sind wird sich zeigen und wie Refresh die Generationen wirklich sind ebenfalls. Es kann aus meiner Sicht durchaus sein, dass Nova Lake vorerst die letzte Desktop-Generetion wird, da Intel ja auch bei den OEMs hier sehr stark an Standing verliert und warum sollte man dann hier Geld versenken, wenn man sein Mobilsegment priorisieren kann, was eh mehr Geld einbringt? Was hat AMD denn getan, als klar war, dass BD kacke war? BD refresht und sich auf mobil konzentriert, oh Wunder... 4 Mobilgenerationen in 4 Jahren, jep das hatten wir schonmal, alles Baumaschinen. Und Desktop-"Piledriver" bis Zen. Also da ist auf jeden Fall was im Busch und dass Intel jetzt 4 Desktop-Generationen in 4 Jahren macht ist einfach Unsinn, das kann ich voller Inbrunst behaupten, weil die Wahrscheinlichkeit dafür bei annährend 100% liegt ;). Ich denke, die vernünftigste Vorgehensweise aus wirtschaftlicher Sicht wäre, Nova Lake zu bringen, 1x zu refreshen und dann 2029 einen komplett neuen Sockel mit einem komplett neuen Produkt zu bringen, der die 2. Generation von den neuen unified Cores zugrunde liegt und gleich DDR6 und PCIe6 mitbringt. Damit hätte man wieder ein sehr heißes Eisen im Feuer und wäre wieder führend, da AMD Zen8 mit AM6 ja eh erst 2030 bringen wird. Damit wären all diese Generationen RZL, TNL, HML rein mobil und die Desktop-Generation ist schlichtweg bisher unbekannt, das wäre mein Guess z.Zt., natürlich ist das Unsinn, wenn neue Leaks neues zeigen, dass in eine völlig andere Richtung geht.

[dildo4u]

Kein Plan aber er sagt im Video das Mobile und Desktop den selben Sockel haben oder?

[y33H@]

Ich würde hier generell anmerken wollen, dass man bei all diesen Roadmap Diskussionen die zeitlichen Zusammenhänge beachten sollte - NVL ist für 2026 angekündigt, alles danach ist zwei drei vier Jahre entfernt. Je nach Generation sind ergo bestimmte Entscheidungen fix und befinden sich längst in (fortgeschrittener) Entwicklung, wohingegen bei anderen noch Flexibilität für kleinere bis hin zu weitreichenden Änderungen besteht.

[Leonidas]

Je nach Generation sind ergo bestimmte Entscheidungen fix und befinden sich längst in (fortgeschrittener) Entwicklung, wohingegen bei anderen noch Flexibilität für kleinere bis hin zu weitreichenden Änderungen besteht.

Wichtige Anmerkung!
Ganz genau: Ein Tape-Out ist vom Release ca. 1-1,5J im CPU-Bereich entfernt. Alles, was wesentlich weiter davor liegt, behandelt nicht finale Chips - ergo Sachen, an denen man noch was ändern kann. Macht man ungern 3 Sekunden vor Tape-Out, aber alles was ca. 3J entfernt ist, kann jederzeit verändert werden. Sachen, die noch deutlich weiter weg sind, haben gerade einmal Konzeptions-Phase, da kann immer noch alles ganz anders werden.

[HOT]

Ich würde hier generell anmerken wollen, dass man bei all diesen Roadmap Diskussionen die zeitlichen Zusammenhänge beachten sollte - NVL ist für 2026 angekündigt, alles danach ist zwei drei vier Jahre entfernt. Je nach Generation sind ergo bestimmte Entscheidungen fix und befinden sich längst in (fortgeschrittener) Entwicklung, wohingegen bei anderen noch Flexibilität für kleinere bis hin zu weitreichenden Änderungen besteht.
Schon klar, aber deswegen ist das ein Spekuforum, das kann auch alles Quatsch sein, was hier geredet wird bis zum Release... das ist nunmal so.

Kein Plan aber er sagt im Video das Mobile und Desktop den selben Sockel haben oder?

Mobil und Desktop haben nicht den gleichen Sockel. Mobil hat sogar gar keinen Sockel. Er spekuliert halt auch rum, was ich ok finde. Nur dieses 4 Generationen-Ding kann er halt nicht hinterfragen aus irgendeinem Grund, da das offensichtlicher Blödsinn ist, weil Intel kein 4 Generationen in 4 Jahren macht (wie du schon sagst höchstens 2 Gens und 2 Refreshes) und der Sockel nicht mehr als 4 jahre bestand haben kann, da ja DDR6 kommen wird und das definitiv einen neuen Sockel erfordert.

[robbitop]

Schon klar, aber deswegen ist das ein Spekuforum, das kann auch alles Quatsch sein, was hier geredet wird bis zum Release... das ist nunmal so.


Wenn man es entsprechend formulieren würde wäre das alles kein Problem ;)
y33h@ arbeitet übrigens bei Intel. ^^

[HOT]

Wenn man es entsprechend formulieren würde wäre das alles kein Problem ;)
y33h@ arbeitet übrigens bei Intel. ^^
Das ist entsprechend formuliert und das ist mir wohl bekannt.

[robbitop]

Du und deine overconfidence und Sturheit. X-D Kriegst es dann halt wieder aufs Brot geschmiert. ;)

[mocad_tom]

Jensen sagte ja selbst, dass ein (oder zwei) Teams bereits seit einem Jahr arbeitet.

Ich denke ein Team macht einen Gegenentwurf zu Nova Lake AX

Ich denke auch, dass es tatsächlich ein nvidia DGX 86Spark wird.

Also mit einem nvidia Branding.

So wie sich nvidia Mediatek-Designdienstleistung dazugekauft hat, haben sie hier Intel-Designdienstleistung hinzugekauft.

Oder so wie sich Sony AMD-Designdienstleistung hinzugekauft hat.

Ich lege mich drauf fest.
Es sind zwei Produkte relativ weit.
Ein Nova Lake AX (bloß halt mit nvidia GPU aber verkauft unter einem nvidia Logo)

Und ein Diamond Rapids mit NVLink.

Weil alles was sie aktuell gezeigt haben bei dem Interface zwischen Grace und Blackwell 300 - da wäre der x86 Head Node komplett anders angebunden als Grace an B300.

Durch die Sanktionen gegen China kann nvidia keine GB200 NVL72 nach China verkaufen.

Jetzt haben sie ein Adoption-Problem. Bei einem x86 + B200 Server ist es einfach.
Man kauft sich die Platine für die Dual-Sockel-CPU und ein Tochterboard für die 8 Blackwell und dann schmuggelt man 8 Blackwell ohne Kühler von Singapur nach China.

Bei GB200 NVL72 musst du mit einem Gabelstapler über die Grenze.

nvidia will wieder einen Legobaukasten für B300.
Dafür braucht es aber eine x86 CPU+Mainboard mit NVLink.

Nvidia wollte ja wirklich force feeden mit GB300 aber die Strategie geht aktuell schief - es ist wie ein Unfall wo man nicht wegsehen kann.

[y33H@]

DGX B300 nutzt bereits acht GPUs und zwei Xeon 6776P, also GNR-SP als Custom SKU - ohne NV Link Fusion aufseiten der CPUs.

[HOT]

Du und deine overconfidence und Sturheit. X-D Kriegst es dann halt wieder aufs Brot geschmiert. ;)

Was soll das werden? Warum machst du da so ein privates Ding daraus? Das ergibt keinen Sinn...

mocad_tom
So gesehen sind sie schon sehr nah zusammengerückt...

[Badesalz]

Ich lege mich drauf fest.Du liegst 100% richtig. Es geht aber eher um den Nachfolger...

[davidzo]

Ich denke auch, dass es tatsächlich ein nvidia DGX 86Spark wird.

Also mit einem nvidia Branding.


Die offizielle Aussage ist genau umgekehrt, also dass es nvidia RTX in Intel Systemen geben wird.

Nvidia wird in Zukunft angepasste Intel-CPUs kaufen und in ihre Racks packen. Auf der anderen Seite wird Nvidia GPU-Chiplets liefern, mit denen wiederum Intel Lösungen baut.
Macht auch viel mehr Sinn, da Intel die vorhandene Infrastruktur zum Channel hat, bzw. die Leute eher wenig zutun haben und nvidia sich sicherlich nicht mit so niedrigmargigen Massenprodukten abgeben will während man anderswo (AI, Datacenter) jeden Mitarbeiter in Gold aufgewogen bekommt.


Ich lege mich drauf fest.
Es sind zwei Produkte relativ weit.
Ein Nova Lake AX (bloß halt mit nvidia GPU aber verkauft unter einem nvidia Logo)

Für Novalake wäre es zu früh. Nvidia schüttelt nicht mal eben innerhalb von einem Jahr ein Foveros FDI kompatibles GPU-DIE aus dem Ärmel. Tatsächlich spricht wenig dafür dass sich nvidia hier an Intels Standards anpasst sondern eher dass Intel sich an nvidia anpasst:
Huang beschrieb die Lösung dabei exakt so, wie GB10 heute aussieht: Ein SoC mit CPU-Kernen wird via NVLink an eine Nvidia-GPU gekoppelt.

Wenn MLID recht hat gibt es außerdem bereits Benchmarks von Nova lake in Games. Die CPU rennt also schon und dürfte demnächst in Massenproduktion gehen. Eine APU mit NVIDIA GPU Chiplet würde nicht mehr Ende 26 sondern eher Ende 27 erscheinen, also dann wann Razorlake bereits verfpügbar sein soll.

MLID ist sogar der Meinung dass erst Hammerlake die fette Nvidia GPU bekommt (2029).


Und ein Diamond Rapids mit NVLink.

Sehr unwahrscheinlich. Diamond Rapids war mal als 2025er Produkt auf den Roadmaps (GNR übrigens als 2022, nicht 2024). Der tape in war sicherlich schon lange bevor man mit Nvidia zusammen gearbeitet hat.
So kurzfristige Änderungen die ein neues DIE benötigen sind bei so großen Chips quasi ausgeschlossen.

Ich tippe drauf dass Xeon weiterhin nur in DGX stations ausgeliefert wird und nvlink Xeons für die größeren Deployments frühestens 2027 etwas werden.

Was man nicht vergessen darf ist das es noch weitaus größere Deployments als NVL72 gibt bei denen bisher auch kein NVLink, sondern 800G Infiniband oder 400G Ethernet verwendet wird. Also so ähnlich wie man mit AMD, Huawei und früheren Nvidia Produkten große Deployments bisher auch gebaut hat. Je nachdem wie man die workloads Balanced muss das kein Nachteil sein (siehe deepseek).


nvidia will wieder einen Legobaukasten für B300.
Dafür braucht es aber eine x86 CPU+Mainboard mit NVLink.

Ich glaube nvidia will eher ihre Fertigungskapazitäten bei TSMC und die Chip-Design Expertise auf margenstärkere Produkte konzentrieren.

Grace war ein riesiges Investment für nvidia für das man bisher kaum ein return gesehen hat. Alle kaufen die nur wegen den GPUs und keiner zahlt mehr als man beispielsweise für einen Epyc Bergamo gezahlt hätte (der garantiert billiger in der Herstellung ist als ein 774mm2 monolith in 4N). Demgegenüber ist Grace aber höchstens ein Sidegrade. Und das war 2023 und mittlerweile gibt es bereits Epyc Turin. Bei der Execution der CPU roadmap scheint man allerdings langsamer als geplant zu sein. Und Jensen hat eben auch gesehen dass man bei CPUs langsamer iteriert als AMD. Sollte AMD bei den AI-Beschleunigern mal aufholen könnte eine nicht wirklich kompetitive CPU zum Bremsklotz für nvidia werden.
Dass man die eigenen CPU Ambitionen beerdingt halte ich für verfrüht. Dafür ist Jensen zu eitel und die Firma in eine rzu guten Finanzposition. Eher denke ich das Jensen für einige Generationen einen dual sourcing approach adaptiert und dem CPU Team nochmal einen längeren Anlauf gewährt.

[Badesalz]

Nvidia:
Robotik, Media, Automotive -> Arm.
HPC/AI -> Arm -> x86

[iamthebear]

Wie willst du sonst Leute davon überzeugen in die Plattform zu investieren?
Desktop GPU wird man locker bis 2030 mit PCI 5.0 ausreizen können und CPU Modelle mit 3D Cache brauchen kein DDR6.

Für dGPUs wohl ausreichend. Wenn Intel jedoch APUs mit stärkerer iGPU (mit Nvidia GPU tile) bringen will, dann ist DDR6 schon essentiell:
Statt 8800MT/s (schnellstes JEDEC Profit) und 128bit Bus sollen es 17600 MT/s mit 192 Bit Bus werden. Bei einer bandbreitenlimitierten iGPU wären 3x Speicherbandbreite schon ein Thema.

Ich hab schon mal gesagt, dass Tom da Schwachsinn labert. Die 4 Generationen sind 2 reine Mobilgenerationen, will heißen, der Sockel ist wieder nur für 2 Generationen wie gehabt. 4 Desktop-Generationen in 4 Jahren, ja ne is klar...

Also ich vermute einmal:
2026 Nova Lake: Desktop + Notebook ähnlich wie Arrow Lake

2027 Razer Lake: Laptop (ähnlich wie Panther Lake). Kleinere Änderungen am Kern

2028 Titan Lake: Wurde laut MLID vorgezogen d.h. vermutlich selbes/ähnliches CPU Tile aber mit kleinem Nvidia GPU Tile, primär als Testlauf

2029 Hammer Lake: Desktop+Laptop. Dürfte wohl dem alten Titan Lake entsprechen mit Unified Cores plus großem GPU Tile. Wobei ich nicht ausschließen würde, dass Desktop wieder geschoben wird falls die neuen Unified Cores es doch nicht ganz mit den refreshten Nova Lake P Cores aufnehmen können.


Für Desktop wohl 2027/28 ein paar Refreshes, möglicherweise N2X oder A16

[dildo4u]

Die High-End IGP wird es vermutlich nicht für den Desktop Sockel geben.
Du brauchst dort ein größers Interface oder GDDR7 Speed.

[HOT]

Ist echt schwer zu sagen, was jetzt davon auf den Desktop kommt.

Razor Lake dürfte 2027 erst mal nur mobil launchen, das heißt natürlich nicht, dass es nicht doch 2028 noch einen RZL-S geben könnte als Nachfolger für NVL. Und Dildo könnte Recht haben, dass Intel erst NVL 2027 refresht und später dann den Nachfolger ebenfalls in 2029.
Kann also sein, dass Desktop 2028 dann RZL-S kommt oder ein TNL-S, wobei MLID ja in der letzten Episode das wieder in Zweifel zog. Vielleicht ist das ja wirklich so, dass Desktop die gleiche Architektur wie mobil bringt aber eben später.

So wäre
2026 NVL-S und NVL-M/P
2027 NLV-R und RZL-M/P
2028 RZL-S und TNL-M/P
2029 RZL-R und HML-M/P
2030 HML-S und ???-M/P
vielleicht

[davidzo]

Razorlake könnte auch einfach ein Fix für Pantherlake sein.
Wenn man MLIDs OEM Quellen glaubt wird Pantherlake womöglich nicht in größeren Stückzahlen verfügbar sein weil die yields schlecht sind und außerdem gibt es Probleme mit der Celestial GPU.

Lunarlake muss neben Panther lake noch lange durchhalten, hat aber ja jetzt schon Schwierigkeiten mit Strix und Krackan. Letzterer hat eine großen Schritt in Punkto Effizienz gemacht was man so nicht gegenüber Strix erwartet hätte. Gorgon point ist zwar nur ein Refresh, wird aber wahrscheinlich ebenfalls diese Verbesserungen beim powermanagement aufweisen, womit das idle power + Teillast Defizit gegenüber Lunarlake verschwindet. Lunarlake muss in dem Mix also möglichst bald ersetzt werden, sonst sieht es schlecht aus für Intel.

Razer Lake könnte also die problematische 18A Fertigung entweder gegen TSMC eintauschen oder eben der Shrink auf 16A sein.



Btw, zu Novalake:

Ich hab mal mit ChatGPT durchgerechnet wie groß das Compute Die sein müsste mit 144mb cache.
- Ausgehend vom Arrowlake Compute DIE in N3B bei 117.5mm2:
- Ich rechne damit dass man die P-Cores nicht weiter vergrößert sondern den Transistorcount durch rebalancing in etwa gleich hält.
- Zum Beispiel dürfte der shared L2 Cache zweier P-Cores Platz sparen, AVX 10.2 bei den E-cores aber wieder etwas mehr verbrauchen.
- Die 36MB L3 Cache, Ringbus und L3 tags machen ca. 30% bzw.35mm2 des Chips aus, der Rest sind die Cores und ein kleiner Foveros Die to Die interconnect.
- Skaliert man diesen Logikteil um TSMCs angegebene 20% von N3 zu N2P, dürfte der Logik-Teil ca. 68mm2 groß werden.
- Laut TSMCs Angaben sind die SRAM High performance Zellen 0.0199µm2 groß pro bit, bzw, als Makro 38Mbit pro mm2. 144Mebibyte wären also 31.8mm2 groß bzw. 24mm2 für die extra 108MB.
- Dazu kommt der Overhead durch die Breite der Anbindung, Blöcke / Bänke, Assoziativität etc. Bei AMDs reinem Cache DIE für 64MB X3D ist dies ca. 50% mehr als TSMCs Densityangaben, beim Base-DIE sogar biszu das 2,5fache. Einen gewissen Faktor höher als TSMCs Laborwerte wird man auch bei Intel ansetzen müssen.
- Ich würde davon ausgehen dass Intel weder den Ringbus vergrößert, die Anbindung/ Bandbreite, noch die Assoziativität. Stattdessen vergrößert man wie AMD X3D einfach jede Bank vertikal.
- Damit sollte die Flächenvergrößerung gegenüber ARL sich in Grenzen halten und die Density vom Cache erheblich ansteigen. Wie damals bei Nvidia Lovelace L2 wo man vs Ampere nur die Bankgröße massiv angehoben hat.
- Ich gehe also von nicht 2,0x oder 2,5x wie bei AMDs Base-Die sondern nur 1,5x aus im Vergleich zu TSMCs Laborwerten, also ca. 36mm2 für die extra 108MB Cache.
- Dabei skaliert der ursprüngliche Cache Block mit 36MB, L3 tags und Ringbus natürlich auch etwas. Ich gehe mal von 15% aus, also 30mm2 für die ersten 36MB.

Die Diesize vom Novalake bLLC Compute Die könnte also ca. 68+30+36 = 134mm2 erreichen. Also nur geringfügig größer als Arrowlake.
Dafür ist Novalake 5/7 mit 36MB normalen LLC unter 100mm2 groß.

[HOT]

Ich bezweifle ernsthaft, dass irgendein Weg von Panther Lake (Pathetic Lake) weitergeht. Ich vermute eher, dass Razor Lake entweder ein extra für mobil verbesserter NVL ist oder eine komplette Iteration der ganzen NVL-Generation.
14A dürfte erst bei TNL dann Einzug halten oder gar HML. Ob Intel dafür dann N2P, A16 oder was eigenes verwendet ist total unklar.

[y33H@]

Weil ich das immer wieder sehe: Battlemage und Celestial sind Codenamen für dGPUs, aber die iGPUs sind einfach Xe-basiert ohne BMG/CLS als Codenamen.

[davidzo]

Ich bezweifle ernsthaft, dass irgendein Weg von Panther Lake (Pathetic Lake) weitergeht. Ich vermute eher, dass Razor Lake entweder ein extra für mobil verbesserter NVL ist oder eine komplette Iteration der ganzen NVL-Generation.
14A dürfte erst bei TNL dann Einzug halten oder gar HML. Ob Intel dafür dann N2P, A16 oder was eigenes verwendet ist total unklar.

Ich bezweifle dass man das Konzept begräbt weil man Probleme mit der Fertigung und der Grafik+NPU IP / Software hat.
Den IMC in das Compute Die zu verlegen wie bei LnL ist imo der richtige Ansatz. LnL hat darüber sogar eine bessere Speicherlatenz als AMDs monolitische mobile Chips. Und der GPU ist die Speicherlatenz relativ egal dank großem L2 Cache und mit Foveros Interposer ist die Die2Die Bandbreite nicht das Problem.
Die Gerüchte besagen dass bei PTL bisher die NPU noch nicht nutzbar ist, was für das marketing ein wichtiges Verkaufsargument ist und dass die Grafiktreiber für XE3 noch viele Abstürze verursachen. Zusätzlich erreicht die CPU im Intel 18A Node nicht die geplanten Taktraten und Effizienz.
NPU sind SW- oder Hardware Bugs und der Rest ist mit dem schlechten fertigungs node erklärbar. Mit mehr Vorlauf oder Manpower bzw. besserem Projektmanagement sowie einem ausgereiften TSMC Node wäre Pathetic Lake wohl ein Erfolg gewesen - Ich sehe da nichts was das Konzept selbst hinterfragt, dessen Potential ja bereits jetzt an Lunarlake ab zu schätzen ist.

Btw, auch bei nvidias GB10 ist der IMC im CPU-Chiplet. Für die Zukunft ist Pantherlake Aufteilung sicher nicht grundsätzlich falsch.

Btw, wie seht ihr die Chancen dass Intel den PCD von Lunarlake recycled (TSMC N6)? Gelsinger sagte damals dass fast alle Tiles aus Intel Fertigung kommen. Mindestens eine Kachel muss also fremdgefertigt sein. Und das wird wohl weder der Compute DIE, noch der Foveros Base-Die sein. Bleiben noch die GPU und der PCD (der Rest sind Filler). Wobei man bei einer TSMC GPU wohl kaum "fast alles von Intel" gesagt hätte, schließlich ist das der zweitgrößte DIE.

https://n.sinaimg.cn/spider20240716/519/w1440h1479/20240716/f5c7-67997e87f583fb93ce27d2d41f9f7859.png

[HOT]

Das war ja nicht gemeint. Die werden die Architektur nicht weiter verfolgen, sondern sich auf NVL konzentrieren für die Nachfolger. Klar, die Innovationen werden natürlich weiterentwickelt.

[Leonidas]

Weil ich das immer wieder sehe: Battlemage und Celestial sind Codenamen für dGPUs, aber die iGPUs sind einfach Xe-basiert ohne BMG/CLS als Codenamen.

Danke für den klärenden Hinweis.

[davidzo]

Das war ja nicht gemeint. Die werden die Architektur nicht weiter verfolgen, sondern sich auf NVL konzentrieren für die Nachfolger. Klar, die Innovationen werden natürlich weiterentwickelt.

Es wird spannend weil dann mit mobile P,H (PTL) vs bzw. HX (NVL) ggf. zwei Konzepte aufeinander treffen: Normal LLC mit Low latency IMC im Compute Die vs bLLC mit high Latency IMC im SOC Die. 144mb Cache ist vom Flächenbedarf sicherlich teurer, aber der versorgt ja auch mehr Cores. Wieviel Cache in N2P entspricht dem Flächenbedarf des IMC? Möglicherweise wären 48MB L3 Cache im Compute Die und dafür ein langsamer aber billiger IMC im SOC performance-technisch konkurrenzfähig?

Dass Intel ausgerechnet beim Memory Controller performance-Probleme mit 18A haben soll ist wirklich peinlich. MLID schreibt was von maximal 8000MT/s.
Zum Vergleich, Arrowlake HX schafft bereits LPDDR5X-8400 und das mit einem SOC-Die in N6.

[Badesalz]

Das war ja nicht gemeint. Die werden die Architektur nicht weiter verfolgen, sondern sich auf NVL konzentrieren für die Nachfolger. Klar, die Innovationen werden natürlich weiterentwickelt.Können wir uns darauf einigen, daß Jensen denen nicht 5 Mrd. überwiesen hat, damit sie seine GPUs nehmen? :|

[HOT]

Können wir uns darauf einigen, daß Jensen denen nicht 5 Mrd. überwiesen hat, damit sie seine GPUs nehmen? :|
Nachts ist kälter als draußen? Bezug?
NV kann doch Intel-CPUs, Architektur und Fertigung nutzen, wofür das genau alles gedacht ist müsste man sich genau ausklamüsern. Intel wird die GPUs ja nicht für alles verwenden sondern sicherlich eh nur sehr limitiert für bestimmte Mobilprodukte. Intel braucht halt was gegen Halo und für den Handheld-Markt. Konsole ist denke ich einfach zu spät, Microsoft hat siich ja her offenbar langfristig auf AMD festgelegt und Sony hat einen Mehrgenerationenvertrag, jedenfalls ist das meine Einschätzung. Also: NV hat viel von Intel gekauft (unter anderem CPU-Kerne, die unter NV vermarktet werden können), Intel kann NV-Produkte in bestimmten eigenen Produkten verwenden und muss NV sicherlich dafür auch bezahlen. Für Intel gehts mMn ja auch nicht wirklich darum, dass die Notebooks tolle Gamingleistung haben, ich denke, das schafft man mit Druid auch zunehmend alleine, nein, ich denke, es wird vor allem darum gehen, den Geforce-Sticker auf das Notebook zu bekommen, ohne extra eine GPU einbauen zu müssen, also Effizienz einbüßen zu müssen. Tom hängt das mMn viel zu hoch, die Bombshell ist, dass NV jetzt "eigene" x86-CPUs bauen kann.

[Badesalz]

Nachts ist kälter als draußen? Bezug?Oh... Fetter Einstieg :usweet: Natürlich Mako-Perkal. Auch innen ist nachts kälter.

Ja, müsste man sich ausklamüsern. War nur so ein kleiner Wink das auch zu machen, statt sich immer weiter hochzuschaukeln welche NV GPU Intel an ihre CPUs anflanschen könnte. Ist das nicht das langweiligste was es so gibt (?)
Hat hier überhaupt noch jemand einen Desktop?

[HOT]

Nur zur Kenntnis: NV hatte mit der vorherigen Diskussion nichts zu tun. Deswegen schrieb ich das. Es ging um Kerne, Architekturen und davidzo hat noch Packaging und anderes hineingeworfen.

[ryan]

Btw, wie seht ihr die Chancen dass Intel den PCD von Lunarlake recycled (TSMC N6)? Gelsinger sagte damals dass fast alle Tiles aus Intel Fertigung kommen. Mindestens eine Kachel muss also fremdgefertigt sein. Und das wird wohl weder der Compute DIE, noch der Foveros Base-Die sein. Bleiben noch die GPU und der PCD (der Rest sind Filler).


PCD ist N6 und die 12 Xe3 iGPU ist N3E. Die kleinere 4 Xe3 wird in Intel 3 gefertigt.



Dass Intel ausgerechnet beim Memory Controller performance-Probleme mit 18A haben soll ist wirklich peinlich. MLID schreibt was von maximal 8000MT/s.
Zum Vergleich, Arrowlake HX schafft bereits LPDDR5X-8400 und das mit einem SOC-Die in N6.


PTL-H unterstützt LPDDR5x-8533. Wenn da wirklich was dran wäre, müsste Intel für PTL eine niedrigere Frequenz freigeben.

[davidzo]

PTL-H unterstützt LPDDR5x-8533. Wenn da wirklich was dran wäre, müsste Intel für PTL eine niedrigere Frequenz freigeben.
Das ist das Ziel, ja. Wäre auch peinlich wenn es weniger wäre als Novalake. Aber MLID schreibt ja dass OEMs Probleme haben dies stabil zu erreichen und es bereits knapp über 8000 zu Instabilität kommt. Also wohl doch eine prozess-yield Sache.

[mocad_tom]

PTL-H bekommt als IO-Tile einmal noch TSMC N6 (Thunderbolt 4)

Nova Lake bekommt als IO-Tile Intel 3 (Thunderbolt 5)

Hat Jaykihn0 (oder oneraichu) auf twitter mal fallen gelassen.

Und das SoC Tile von Nova Lake wird Intel 18A(P) - A oder AP so genau wollten sie sich da nicht festlegen lassen.

Und es kann NovaLake-Varianten mit kleiner iGPU geben, da macht man keine Die-to-Die-Bridge, sondern da wird SoC + igpu monolithisch.
Aber nur bei diesen 4x Xe3.

Bei Wildcat Lake wird Compute+SoC+GPU ein Tile und nur das IO-Tile (Thunderbolt 4) wird TSMC N6.
Er wird also rein vom äusserlichen her ziemlich wie Lunar Lake aussehen - nur eine Schublade tiefer bei der Performance.

[ryan]

Die Codenamen Coyote Cove und Artic Wolf sind von Intel bestätigt.

This chapter provides information for Performance Monitoring Unit (PMU) enhancements of Diamond Rapids based
on Panther Cove P-core microarchitecture and Nova Lake based on Coyote Cove P-core microarchitecture and Arctic Wolf E-core microarchitecture.
https://cdrdv2-public.intel.com/865891/319433-059-architecture-instruction-set-extensions-programming-reference_2025-0925.pdf


Desktop und Mobile.

Future processors supporting Nova Lake desktop performance hybrid architecture
Future processors supporting Nova Lake mobile performance hybrid architecture

[ryan]

Xe3P on NVL-H and AX
Xe3 IGPU reused from PTL for NVL-U and S

3P has significant changes


Xe3P mit großen Änderungen (schreibt bionic_squash), aber angeblich nur für NVL-H und NVL-AX.


Tom Petersen:


Xe3P is a significant architectural advancement from where we are now,” he said.
https://gizmodo.com/intel-still-making-graphics-cards-2000670431