Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskusson zu: News des 27. September 2024
Leonidas
2024-09-28, 09:09:31
Link zur News:
https://www.3dcenter.org/news/news-des-27-september-2024
warum klatscht AMD den X3D Cache nicht auf das IO Die? Klar sind dann die Latenzen etwas hoeher, aber gerade bei den 2-CCD-Chips waere das ja relativ, und vor allem konsistenter. Gleichzeitig waere der Cache dann kein thermischer Isolator auf dem heissesten Teilen des Chips, eines der CCDs. Soweit ich mich erinnere der Grund warum die X3D CPUs niedriger getaktet sind. Als L4 Cache wuerde das irgendwie mehr Sinn machen. Und ich meine jetzt explizit die Multi-CCD CPUs, nicht die 6 und 8 Kerner.
bad_sign
2024-09-28, 19:18:29
Schau dir die Gewinne von DDR5 6000 vs 8000 an, genau es gibt keine.
Das Problem ist der IF. Bandbreite des IF reicht ja nicht mal für DDR5 aus und den wichtigsten Vorteil für Gaming, Latenz, kannst du auch aus dem Fenster werfen.
Wenn AMD sowas angreifen will, muss das aktuelle Packaging weg, was ja mit Zen6 passieren soll
Gast Ritis
2024-09-29, 06:54:55
Also esist doch ziemlich sicher dass da jemand bei Benchlife irgendwas recht inkompetent zusammengereimtes gepostet hat.
Muss man nicht viel Worte drüber verlieren.
Die Gerüchte um doppelten V-Cache bei doppelten Chiplet gibt es schon länger.
AMDs Gaming-CPUs sind nur beste Kompromisse mit den Chiplets die vor allem Server-optimiert sind.
Die 6-Kerner zeigen eigentlich dass es mehr schnelle Kerne im Gaming nicht braucht. Ein Monolith mit 6+6c+6CUs+V-Cache wǎre möglich und viel besser geeignet.
Bisher hat AMD APUs nur für Laptops separat entwickelt, vielleicht ändert sich das mal. Aber den Ausschuss an Chiplets müsste man immer noch auf Desktop absetzen können. Also wǎre die für Gaming optimale APU auch immer auf Laptop und Stromsparen ausgelegt. Bisher kommen die da mit nem Tick zu viel GPU und ohne V-Cache. Die heutigen 2CU im iO sind knapp zu wenig um die für anderes als Gaming nebenher (AI & 3dAudio) oder nem Gaming-Einstiegsrechner primär laufen zu lassen.
Bei Echtzeitanwendungen zählt am Ende nur Latenz, Latenz und danach kommt erst mal Latenz. Also Takt auf Core und somit L1, L2 mit SMT, MT via IF mit viel L3 um gähnend langsamen off-Chip RAM zu beschleunigen.
Die neuen Intels mit SysRAM aufs Package geklebt können sicherlich Vorteile haben.
Zossel
2024-09-29, 07:38:45
Bei Echtzeitanwendungen zählt am Ende nur Latenz, Latenz und danach kommt erst mal Latenz. Also Takt auf Core und somit L1, L2 mit SMT, MT via IF mit viel L3 um gähnend langsamen off-Chip RAM zu beschleunigen.
Die neuen Intels mit SysRAM aufs Package geklebt können sicherlich Vorteile haben.
Diese "neuen Intels" haben unterirdische Latenzen:
https://www.forum-3dcenter.org/vbulletin/showpost.php?p=13621962&postcount=825
https://i0.wp.com/chipsandcheese.com/wp-content/uploads/2024/09/lioncove_latency_ns-1.png
Und für Echtzeit nimmt man ganz andere CPUs: https://www.anandtech.com/show/10690/arm-announces-the-cortexr52-cpu-deterministic-safe-for-adas-more
Gast Ritis
2024-09-29, 08:48:48
Diese "neuen Intels" haben unterirdische Latenzen:
Ist das alles was die können? Dann wurde jegliche Performance der Sparsamkeit geopfert, bei Desktop waren wir doch schon bei 64ns RAM Latenz. Dann wird ja klar wo Intel plötzlich die Effizienz herholt.
Und ich dachte die hätten wirklich aufgeholt.
Wenn einem Performance nicht so wichtig ist wie gleichmäßige Antwortzeit bei planbarer Last kann man auch in Order ARM Designs nehmen.
Für Gaming hat sich das aber nicht auf Konsolen durchsetzen können, zu variabler Code, besser ein OoO Design fängt das ab.
Exxtreme
2024-09-29, 14:57:09
Bei Echtzeitanwendungen zählt am Ende nur Latenz, Latenz und danach kommt erst mal Latenz.
Das ist viel zu pauschal gesagt. Echtzeit bedeutet erstmal, dass ein System innerhalb eines vorher definierten Zeitfensters ein Ergebnis liefern muss. Und ja, auch Banküberweisungen sind Echtzeit auch wenn man das eventuell nicht so empfindet. Und bei sowas spielen Cache-Latenzen eher keine Rolle.
Diese "neuen Intels" haben unterirdische Latenzen:
Die sehen aber nicht unterirdisch sondern ziemlich vergleichbar aus.
Zossel
2024-09-30, 06:24:28
Die sehen aber nicht unterirdisch sondern ziemlich vergleichbar aus.
Es gibt allerdings keine "neuen Intels" mit keinen unterirdischen Latenzen.
Grafikspachtel
2024-09-30, 10:36:19
Die Gerüchte um doppelten V-Cache bei doppelten Chiplet gibt es schon länger.
Das Problem ist, dass 2x96MB nicht 192MB sind. Sondern die beiden Caches getrennt voneinander ihr eigenes Ding machen, ohne dass der andere CCX davon profitiert.
Es gibt allerdings keine "neuen Intels" mit keinen unterirdischen Latenzen.
Was soll an diesen unterirdisch sein, die sind komplett im Rahmen des erwartbaren.
Lehdro
2024-09-30, 14:56:53
[...] bei Desktop waren wir doch schon bei 64ns RAM Latenz.
Wir waren auch schon viel tiefer. So tief das Intels Crystal Well L4 Cache mit ~45ns vom eigentlich viel langsameren DRAM geschlagen wurde. Mit DDR3 und guten Setups war man öfter mal bei 3xns, auch Skylake mit DDR4 schaffte verdammt niedrige Werte mit sub 35ns. Mit zunehmender Verbreitung von Chiplets/Tiles sind die Zeiten richtig niedriger Latenzen zum DRAM aber erst einmal vorbei.
Zossel
2024-09-30, 16:26:56
Das Problem ist, dass 2x96MB nicht 192MB sind. Sondern die beiden Caches getrennt voneinander ihr eigenes Ding machen, ohne dass der andere CCX davon profitiert.
Gelobt sei das was schnell macht. Wenn man mehr Transen braucht um schneller zu werden juckt das ja auch eher wenig.
Zossel
2024-09-30, 16:30:12
Mit zunehmender Verbreitung von Chiplets/Tiles sind die Zeiten richtig niedriger Latenzen zum DRAM aber erst einmal vorbei.
Schauen wir mal ob die neuen Klebstoffe da wieder Bewegung nach unten bringen.
BTW: Die rote Linie in dem Diagramm ist keine zusammengeklebte CPU.
Mehr Cache-Level = mehr Latenz, eine vollkommen logische Entwicklung.
vBulletin®, Copyright ©2000-2025, Jelsoft Enterprises Ltd.