Diskussion zu: Angebliches 12-Kern-CCD ermöglicht 24-Kern-Prozessoren bei AMDs Zen 6

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/geruechtekueche-angebliches-12-kern-ccd-ermoeglicht-24-kern-prozessoren-bei-amds-zen-6

Link zur auf der News aufbauenden Umfrage zur gewünschten CCD-Gestaltung kommender Ryzen-Prozessoren:
https://www.3dcenter.org/umfrage/umfrage-welche-kern-anzahl-wuenscht-man-sich-fuer-zukuenftige-ryzen-ccds

Link zur Umfrage-Auswertung:
folgt

[X.Perry_Mental]

Beim 8500G gab es zwei "normale" und vier "C" Cores - vielleicht verdoppelt man das hier einfach? Wäre dann natürlich spannend zu sehen, wie sich so ein CCD mit gemischten Cores im Desktop verhält.

[The_Invisible]

12C-CCD ist eigentlich ein guter Kompromiss, da noch 96MB 3dcache drauf (oder drunter :D). Aber bitte nur ausgewachsene P-Kerne...

[X.Perry_Mental]

12C-CCD ist eigentlich ein guter Kompromiss, da noch 96MB 3dcache drauf (oder drunter :D). Aber bitte nur ausgewachsene P-Kerne...

Wenn das 12er-CCD (auch) in moblie Rechner soll, wird man da vermutlich auch die Vorteile der C-Kerne mitnehmen wollen. Im Desktop könnten sie vielleicht die oft bemängelte hohe Abwärme bei ruhendem Desktop senken.
Wobei ich gespannt bin, ob und wie man das mit einem CCD abdecken möchte, denn für den mobilen Bereich würden viele C-Kerne wohl mehr Sinn ergeben als für den Desktop.

[Gast]

Erst mal kommt jetzt eine Entlassungswelle bei AMD, -4% Belegschaft. Ich glaube nicht das man groß was in Gaming investiert, egal was. Der 3d Cache ist unter vielen Anwendungen komplett nutzlos. Keine Ahnung warum es CPU damit geben sollte. Für 2-5% der Käufer? Das ist doch auch schon wieder frei erfunden.

Medusa bekommt keinen Stacked Cache, weil dieser mit Anzahl der Cores von allein vergrößert werden muss, der zusätzliche Cache wäre dann nutzlos. Ich vermute mal man spart ihn unter Custom weg. AMD geht dann den Weg den Intel jetzt schon mit Arrow Lake geht, Gamereignung scheiß egal.

[Gast]

Die CCD sollen unter Zen6 8, 16, 32 Cores haben. Wie kommt man jetzt auf 12 für APU und Customer? Man deaktiviert grundsätzlich 4C um sie dann als Highendprodukt an Gamer zu verkaufen und für 24C verbaut man dann noch so ein Ausschuss CCD um mehr Cores anzubieten aber die interne Latenz zu erhöhen? Wer glaubt diesen Unsinn. Da es auch wie vorher 8C CCD geben wird kann AMD diese einfach schon so wie bekannt als Ryzen weiter verkaufen, es wäre sogar ein x Topmodell mit 32C auf einem CCD möglich, 16C gleichfalls.

12 so ein FUD/Bullshit... vom MLAD mal wieder, was dann hier auch noch weitergereicht wird.

[Gast]

12 so ein FUD/Bullshit... vom MLAD mal wieder, was dann hier auch noch weitergereicht wird.
Ich verstehe es ehrlich gesagt auch nicht, warum ausgerechnet 3Dcenter hier etwas so übernimmt ohne das groß anzuzweifeln.

Auch der Nonsense von wegen, dass die Chipgrößen schon jetzt so klar sein sollen von einem Produkt, das erst in 2 Jahren released wird (und in knapp 1 Jahr mal die Fabs verlässt). Noch dazu der High NA 2nm Prozess, den wir frühestens nächstes Jahr mal in einem Apple-Handy sehen. 2026 dann vielleicht in anderen Handy. 2027 schon in einem Desktop-Prozessor? Eher unwahrscheinlich, höchstens von Intel als "14A" High NA

[Gast]

Wenn das 12er-CCD (auch) in moblie Rechner soll, wird man da vermutlich auch die Vorteile der C-Kerne mitnehmen wollen. Im Desktop könnten sie vielleicht die oft bemängelte hohe Abwärme bei ruhendem Desktop senken.
Wobei ich gespannt bin, ob und wie man das mit einem CCD abdecken möchte, denn für den mobilen Bereich würden viele C-Kerne wohl mehr Sinn ergeben als für den Desktop.

Richtig. Daher passt das Gerücht auch nicht. Im Desktop bleibt es bei den CCDs vom Server, also bei den 8C und vielleicht noch 16C-CCDs

Mag sein, dass die APUs für den mobilen Bereich, wie schon beim Strix Point mit 4 +8D Konfiguration kommen, diese dann aber nicht monolitisch. Mag auch sein, dass man diese APUs auch im Desktop verkauft, so wie jetzt bei der 8800G-Serie auch. Aber die eigentlichen Desktop-Ryzen-CPUs werden wieder die CCDs vom Server verwenden und damit keine 12 Kerne haben.

[Zossel]

Im Desktop könnten sie vielleicht die oft bemängelte hohe Abwärme bei ruhendem Desktop senken.

Als wenn das den Kohl bei diesen Monster-GPUs und Spielzeug-Brettern fett machen würde.

[Platos]

12Core CCDs wären schon geil, wenn es sich denn um Big-Cores handelt und der 12-Kerner dann der Preis des 8-Kerner hat.

Aber mal schauen, wie es dann wirklich raus kommt am Ende...

[Leonidas]

Richtig. Daher passt das Gerücht auch nicht. Im Desktop bleibt es bei den CCDs vom Server, also bei den 8C und vielleicht noch 16C-CCDs

Das Problem dürfte die Chipgröße sein. Mit 8C unter 3nm wird es zu klein, dann steigt Watt/mm² zu hoch. Und normals Architektur toll aufblähen wird sich AMD mit Zen 6 nicht leisten, das ist jetzt eher Optimierung von Zen 5.

[bad_sign]

12C ist zu erwarten, da 16C in 3nm nur mit cCores geht. Aber wir wollen ja 3D Cache haben, also müssen Cores geopfert werden.

Hoffentlich gibts dann mehr als 96 MB L3$ in der 3D Variante

Dann wird der 98 verkauft und der 119(?) kommt dann ins Boot

[Gast]

Hoffentlich gibts dann mehr als 96 MB L3$ in der 3D Variante

Wieso? Welche Spiele würden den von mehr als 96MB L3 auf einem Zen-Prozessor deutlich profitieren?

Irgendwann limitiert ja auch einfach die Rechenfähigkeit der CPU-Kerne und die Fähigkeit des Prefetchers, die Daten in die Caches (vor) zu laden.

[Platos]

Ein Traum wäre natürlich ein 24-Kerner mit 3D-Cache auf beiden Chiplets bei endlich brauchbarer Niedriglasteffizienz und das für den Preis eines 16-Kerners.

Bin dann auch gespannt, was Intel bringt, falls sowas kommt. Intel hat ja schon viele (kleine). Evtl. bringen die dann auch nur ihre "Rentable Units" oder irgendwas ähnliches.

Dass Zen6 mehr Kerne bringt, ist ja eig. in der Gerüchteküche schon lange am rumschwirren.

[T86]

Der faule Kompromiss den niemand will wird kommen
10800x3d hat dann 8Px3d Cores und 4ecores

Mit Zen 7 auf Am6 gehts dann weiter
Dann kommen auch ne neue Xbox und ne neue PlayStation und dann werden evtl. mehr als 8 kerne fürs Gaming sinnvoll
Vorher eh nicht
Die Konsolen geben es doch vor inzwischen

[Gast]

Wenn das 12er-CCD (auch) in moblie Rechner soll, wird man da vermutlich auch die Vorteile der C-Kerne mitnehmen wollen. Im Desktop könnten sie vielleicht die oft bemängelte hohe Abwärme bei ruhendem Desktop senken.
Und wie genau sollen sie das machen? Der Idle Verbrauch kommt nicht von den Kernen, der kommt vom IO-Die und Chipsatz auf dem Mainboard.

[Platos]

Genau und angeblich soll ja mit Zen6 daran was verändert werden, wenn ich das richtig in Erinnerung haben.

[Fliwatut]

Wäre toll, wenn es mal mehr PCIe Lanes geben würde statt mehr Kernen.

[bad_sign]

Wieso? Welche Spiele würden den von mehr als 96MB L3 auf einem Zen-Prozessor deutlich profitieren?


Rimworld
Der Übergang ist sehr abrupt, entweder passt es in den Cache >30 fps, oder nicht 6 fps

Der 78 konnte es bis 250-300 Einheiten flüssig halten (40 vs 6 fps).
der 98 schafft es teils mit 400, wenn man den Bildschirm nicht bewegt (45 vs 6 fps, ich schiebe es auf das bessere Cache management)
Ein 192MB Monster könnte wahrscheinlich knapp 1000 Einheiten unterhalten

Ich hatte einige Direktvergleiche mit Spielständen, wo Gegnerwaves gespawned sind, 150 - 400 auf verschiedene Saves. Der 98 war stehts besser, weniger dipps, schnellere Erholung/bei mehr Einheiten auf dem Schirm.

[Gast]

Rimworld
Der Übergang ist sehr abrupt, entweder passt es in den Cache >30 fps, oder nicht 6 fps

Der 78 konnte es bis 250-300 Einheiten flüssig halten (40 vs 6 fps).
der 98 schafft es teils mit 400, wenn man den Bildschirm nicht bewegt (45 vs 6 fps,...

Das heißt auf einem Non-X3D ist das Spiel unspielbar? 6 FPS?
Was machen die ganzen Spieler mit einer Intel-CPU? Wird das Spiel nur an Spieler mit einer X3D-CPU verkauft?

[Gast]

Laut Systemanforderungen reicht Minimum ein Core 2 Duo. Jeder moderne Prozessor, also auch jeder Ryzen schafft angeblich mehr als 60 PFS.


https://systemanforderungen.com/spiel/rimworld#cresult

[Gast]

12C ist zu erwarten, da 16C in 3nm nur mit cCores geht. Aber wir wollen ja 3D Cache haben, also müssen Cores geopfert werden.

Hoffentlich gibts dann mehr als 96 MB L3$ in der 3D Variante

Dann wird der 98 verkauft und der 119(?) kommt dann ins Boot
die legen doch kein eignes ccd für stacked cache mit 12c auf. das ist völliger blödsinn. amd will mit zen 6 noch preiswerter fertigen, die verwenden dann nur ein ccd für alle varianten, also dann 3. 8c, 16c, 32c.

diese 12c sind einfach kompletter fud oder teildeaktivierter schrott den man unter highend niemals verkaufen kann. die heutigen 8c stacked ccd in den x3d sind vollwertige server ccd. dann legt man unter zen 6 ein 16c ccd auf mit stacked cache auf bei dem 4 cores deaktiviert werden mussen weil der compute die oder der cache fehlerhaft sind. wie hier schon geschreiben, wer glaubt diesen blödsinn.

was soll das ganze mit der fläche zu tun haben und weil man das nicht kühlen könnte. unsinn ist das. dann verbaut man mehr cores auf gleicher flache im gleichen fertigungsverfahren um sie dann teildeaktivieren zu können damit nicht soviel abwärme entsteht.

leute mal ehrlich was raucht ihr hier. nehmt weniger davon.

es jst scheissegal wieviel fläche zur verfügung steht, wen etwas in 2 oder 3 nm gefertigt würde ist es in 2 oder 3 nm gefertigt und dann muss das kühlkonzept dafür stehen, es hilft absolut nicht die fläche dann künstlich zu vergrössern um zu behaupten das dann die wärme mit mehr cores besser abgeführt werden könnte. ich habe selten so einen schrott gelesen.

das feinere fertigunsverfahren erlaubt hoffentlich einen effizienteren betrieb und damit deultich niedrigere spannungen, was schon allein dazu führt das weniger abwärme entsteht die dann auch zur fläche passt. es kann gleichfalls bedeuten das man dann bei gleicher anzahl oder mehr cores geringe oder gar keine taktsteigerungen sieht oder sogar der takt fällt.

ich frage mich gerade wie die handyhersteller das so machen wo gar keine aktive kühlung vorhanden ist.

wenn es ein 12c geben wird ist das reine restverwertung aus der server ccd produktion das man hier gewinnbringend verkaufen will, auf mobile etc. gut möglich. es wird keinen stacked cache erhalten und auch kein highend produkt sein. vermutlich muss es dann wegen der teildefekte mit höherer spannung betrieben werden, was den nutzen und die verwendbarkeit wegen schlechterer effizienz stark einschränkt. für amd würde es höhere ausbeute und steigende marge pro wafer bedeuten, aber das ist auch alles. für anwender hat dieser ausschuss nur nachteile. vermutlich wird man dafür sogar hohe preise verlangen. neu ist ja immer besser. :rolleyes:

[Platos]

Wäre toll, wenn es mal mehr PCIe Lanes geben würde statt mehr Kernen.

Für was? Gibt doch mittlerweile genug grosse SSDs.

[bad_sign]

Das heißt auf einem Non-X3D ist das Spiel unspielbar? 6 FPS?
Was machen die ganzen Spieler mit einer Intel-CPU? Wird das Spiel nur an Spieler mit einer X3D-CPU verkauft?

Die spielen dann halt nicht mehr 4x Speed, oder 3x, oder 1x
Die haben keinen Platz für mehr Mods
Die haben kein Platz für unlimited thread scale, wo das 10k Punkte Attack Wave Limit aufgehoben werden kann. Die haben keine 400 Soldaten am Rand spawnen, die dann halbwegs in Echtzeit zu einem kriechen.
Mit dem 5950X waren etwas über 100 Einheiten schon im 11-14 fps Modus

[Leonidas]

Korrekt: Bei Simulations-Games mit zu schwacher CPU limitiert man sich selber bei Welt-Gestaltung, Einheiten-Anzahl, eigentlich allem worauf man Einfluß hat.

Jemand ohne tolle CPU konnte somit nie die großen Karten von Stellaris und MOO spielen - oder Stellaris mit Mods, die fast so fett wie das Original-Spiel (mit allen DLCs!) sind.

[Fliwatut]

Für was? Gibt doch mittlerweile genug grosse SSDs.
Um mehrere PCIe-Karten gleichzeitig anschließen zu können. Ja, ich weiß, das brauchen oder wollen nur wenige.

[Gast]

Hallo Leonidas,

ich hatte vor kurzem schon mal den Gedanken. Was hältst Du von einer Umfrage zum Thema CCD-Aufbau von Zen 6 für Desktop?

Fall möglich könnte man sogar zwei machen - erstens, was glaubt der geneigte 3DC-Leser was AMD tun wird und zweitens, was würde er sich für ein CCD wünschen :-)... oder die Umfrage entsprechend erweitern.

Da bisher nichts wirklich offiziell ist, wäre insbesondere nach dem aktuellen Gerücht einige Möglichkeiten, nur so als Idee:

- 8 Kerne (keine c-Kerne) also wie bisher
- 12 (keine c-Kerne)
- 12 (4 c-Kerne)
- 16 (keine c-Kerne)
- 16 (4 c-Kerne)
- 16 (8 c-Kerne)

In meiner Liste bin ich mal davon ausgegangen, das AMD keinesfalls unter 8 "volle" Kerne gehen wird und C-Kerne maximal bei den zusätzlichen Kernen nutzen wird.

[Leonidas]

Dies ist eine gute Idee, die setze ich wahrscheinlich um. Notiert.

[Gast]

Für was? Gibt doch mittlerweile genug grosse SSDs.

Nicht mal ansatzweise, es wäre schön wenn endlich mal der Standard auf jedem Allerwetsboard wäre, dass man zumindest 6x NVME anschließen kann, so wie früher auch 6xS-ATA üblich waren.

Festplatten und auch SSDs tauscht man nicht aus, man steckt neue dazu.

[larodar]

12 Vollwertige Kerne (normal oder x3D) und SMT rausnehmen falls das Effizienz bringen sollte.

Für die Workstation Biester dann 12+12 oder 12+24 oder 12+36, fürs Gaming 12+0

SMT war sinnvoll zu einer Zeit wo Kerne rar waren, ich glaube Intels Ansatz wird auch für AMD eine Option sein.

[Gast]

Eigentlich egal wie groß die CCDs sind. Ob man 16 Kerne in einem CCD hat oder in zwei CCDs unterbringt, ist völlig egal, wenn es bei zwei CCX bleibt. Entscheidend ist, wie viele Kerne in einem Core Complex sind und nicht auf wie viele CCDs man die CCX verteilt.

Bei 12 Kernen pro CCD aber maximal 8 Kerne pro CCX bedeutet das nämlich entweder 6+6 oder 8+4 Aufteilung und das eine 6+6 Aufteilung nicht so toll ist, sieht man ja schon an einem 7900X3D, der schwächer in Spielen ist als ein 7800X3D.

Von daher verstehe ich diese ganze Begeisterung für ein 12 Kern CCD nicht, solange die CCX-Größe nicht bekannt ist.

[Lehdro]

Wenn das hier wünschdirwas ist:

[x] 16 Core single CCX CCD

Aber realistisch wird es wohl auf ein 12 Kern dual CCX Design mit 8+4c hinauslaufen.

[bad_sign]

SMT war sinnvoll zu einer Zeit wo Kerne rar waren, ich glaube Intels Ansatz wird auch für AMD eine Option sein.
Intel hat SMT nur rausgenommen, weil ihr überhasteter hybrid Ansatz (Atom-Core) die Aufgabenverteilung zur Hölle gemacht hat. Welcher ist schneller? SMT-P-Core oder e-Core?
P-Core, SMT-P-Core und e-Core -> daraus wurde P-Core dann e-Core

Bei AMD gibts das Problem nicht, da die E-Cores nur langsamer taktende P-Cores sind. Da läuft es ganz einfach: Erst alle Cores, dann SMT. Das Konzept von hoch und niedrig taktenden Cores ist bei Zen auch nicht neu, seit Zen2 verteilt AMD die Threads per CPPC an die "besten" Cores absteigend, wobei da die maximalen Taktunterschiede nur wenige hunder MHz waren. Bei 12C und aufwärts wird aber eh power limitiert, also sind 5GHz nicht drin -> kann man genauso gut compaktere Cores nehmen, die 4 GHz ihre Taktgrenze haben.


Bei 12 Kernen pro CCD aber maximal 8 Kerne pro CCX bedeutet das nämlich entweder 6+6 oder 8+4 Aufteilung und das eine 6+6 Aufteilung nicht so toll ist, sieht man ja schon an einem 7900X3D, der schwächer in Spielen ist als ein 7800X3D.

Du bist auf alten Stand
Epyc 9965 mit Zen5c nutzt TSMC N3E mit 16c CCX - es geht also. Nur ist das so eng gepackt, davon wird nichts auf den Desktop kommen, weil kein X3D möglich ist (der Verkaufsschlager für AMD) -> 12 Core CCX/CCD
https://www.amd.com/en/products/processors/server/epyc/9005-series/amd-epyc-9965.html
Weil ichs nicht besser finde, Video mit Timestamp zur AMD Folie
https://youtu.be/D-N4DuW8P0o?t=565


Zur Wünsch dir was Umfrage, von Wunsch zu realistischer:
CCD mit 16 Kernen - ohne jede c-Kernen
CCD mit 16 Kernen - mit teilweise c-Kernen (bspw. 12+4c, 8+8c)
CCD mit 12 Kernen - ohne jede c-Kerne

[Gast]

Meiner Meinung nach machen die C-Kerne nur in bestimmten Scenarios etwas Sinn. Aber selbst da kann man es hinterfragen. Wenn die Kerne wirklich auf Rechenleistung per Watt abgestimmt waeren zum Beispiel. Aber im Prinzip sind es ja nur um Cache beschnittene normale Kerne. Und wenn diese zwar bei voller Auslastung weniger Strom verbrauchen, aber fuer die gleiche Arbeit mehr Zeit benoetigen, dann macht es auch wenig Sinn wenn der Verbrauch am Ende der gleiche ist, oder schlimmer, evt sogar hoeher ist. Scheint leider bisher keiner wirklich mal gemessen und analysiert zu haben. Jedenfalls ist mir dazu nichts bekannt. Was meiner Meinung nach wirklich uebrig bleibt ist, dass die Hersteller mit diesen CPUs kosten sparen und den Kunden trotzdem die gesamte Kernanzahl verkaufen koennen. Grundsaetzlich wuerde es mir mehr zusagen, wenn die Chips wieder effizienter werden. AMD ist da ja gar nicht so schlecht aktuell. Aber es gab auch schon Zeiten, da hat man es geschafft den Idleverbrauch unter 10 Watt zu bekommen fuer das gesamte System. Ich hab meinen aktuellen Rechner nicht gemesse, aber ich vermute der liegt eher so bei 40+ Watt beim Nichtstun.

[Gast]

Meiner Meinung nach machen die C-Kerne nur in bestimmten Scenarios etwas Sinn.


C-Kerne machen bei größeren Kernzahlen immer Sinn, ganz einfach weil die "normalen" Kerne innerhalb des Powerlimits irgendwann eh nicht mehr ihren Taktvorteil ausspielen können.

[Perdakles]

Und wie genau sollen sie das machen? Der Idle Verbrauch kommt nicht von den Kernen, der kommt vom IO-Die und Chipsatz auf dem Mainboard.

Intel bekommt es doch mit dem Tile-Ansatz ebenfalls hin. Technisch muss das Problem also lösbar sein. Bislang war die Prio halt nicht hoch genug, dass AMD das angeht.

[themk]

Wäre 8 + 4c oder 8+2c im Chiplet
plus je nach Variante für X3D ein Cache Chiplet
und für multi-threading ein rießiges c-Kern Chiplet
nicht die optimale Lösung?

Ich sehe es so:
Es gilt primär 2 Ziele zu erreichen:
1. Performance pro Kern (insb für X3D und Spiele)
2. Multi-Threaded performance.

Und diesen je nach Szenario teils etwas untergeordnet teils gleichrangig sind zwei weitere Ziele:
3. Effizienz.
4. Preis

Um 1 zu erreichen kann man sich vorerst noch an den aktuellen Konsolen orientieren. Weil die meisten AAA Titel sich auf 8 Kerne beschränken.
Daher wären 8 normale performance Kerne hierfür sinnvoll.

Um dafür zu sorgen, dass Hintergrundaufgaben die CPU nicht belasten, wären 2-4 c Kerne im selben Chiplet sinnvoll. Das würde auch die Effizienz im normalen Betrieb und mobil erhöhen.

Zu 2. Wenn c Kerne bessere Performance in Mutli-Threaded liefern können pro verbrauchtem Strom und pro Dollar Produktionskosten, dann wäre das vorgenannten große C-Chiplet (bspw. 16 Kerne) eine theoretische Lösung.

Würde sowas Sinn machen? Oder nutzen die C-Kerne zu viele Schaltkreise der performance Kerne mit, sodass ein eigenes Chiplet nur für sie dieses Synergieeffekte missen lassen würde?

[Gast]

es jst scheissegal wieviel fläche zur verfügung steht, wen etwas in 2 oder 3 nm gefertigt würde ist es in 2 oder 3 nm gefertigt und dann muss das kühlkonzept dafür stehen, es hilft absolut nicht die fläche dann künstlich zu vergrössern um zu behaupten das dann die wärme mit mehr cores besser abgeführt werden könnte. ich habe selten so einen schrott gelesen.

Das ist nicht scheißegal. Warum sind bei AMD die 8-Kerner immer die Hitzköpfe? Ganz einfach weil da gesamte Verlustleistung über nur 75mm² an den Kühler abgegeben werden kann während sie bspw. beim 2-CCD 12-Kerner über 150 mm² abgeführt werden kann. Einfach mal die Temps unter Vollast beim 5800X/7700X mit denen eines 5900X/7900X vergleichen...


das feinere fertigunsverfahren erlaubt hoffentlich einen effizienteren betrieb und damit deultich niedrigere spannungen, was schon allein dazu führt das weniger abwärme entsteht die dann auch zur fläche passt. es kann gleichfalls bedeuten das man dann bei gleicher anzahl oder mehr cores geringe oder gar keine taktsteigerungen sieht oder sogar der takt fällt.

Beim Wechsel von 7nm (5800X) auf 5nm (7700X) hat das effizientere Fertigungsverfahren trotzdem nicht dafür gesorgt, dass die Temperaturen gesunken sind. Ganz im Gegenteil sogar! Du sagst es ja schon selber: AMD möchte vielleicht keine Takteinbußen hinnehmen. Wenn man auf ein neueres und damit teureres fertigungsverfahren wechselt, dann möchte man auch alle Vorteile dieses Verfahrens ausnutzen (schneller und nicht langsamer werden). Das geht halt nur wenn man die Verlustleistung auch schnell genug vom CCD abführen kann wenn man den Takt nicht drosseln möchte. Das ist bereits bei 5nm und 75mm² CCDs beim 7700X schon grenzwertig in Worst-Case Szenarien.


ich frage mich gerade wie die handyhersteller das so machen wo gar keine aktive kühlung vorhanden ist.

Ganz einfach: die jagen da keine 142 Watt durch. Denn am Ende musst du nur das kühlen was du vorne an elektrischer Leistung reingibst. Der Snapdragon 8 Gen 3 hat eine TDP von nur 12.5 Watt bei einer Größe von 137mm².

Hier mal eine kleine Rechenaufgabe:
142W / 75 mm² = 1.9 W/mm² (7700X)
12,5W / 137 mm² = 0,09 W/mm²

An dieser Rechnung kann man hoffentlich sehr gut sehen warum der Snapdragon in einem Handy sogar passiv gekühlt werden kann während der Zen4 Die ein Hitzkopf ist. Eine weitere Steigerung der Wärmedichte durch ein 8-Kern CCD in 3nm wäre absolut kritisch und das Ding würde ständig ins Temperaturlimit laufen und die Leistung drosseln müssen. Ein 12-Kern CCX/CCD macht für mich daher absolut Sinn wenn die maximale Leistungsaufnahme pro CCD weiterhin bei 142W liegen wird.

[Leonidas]

Hier mal eine kleine Rechenaufgabe:
142W / 75 mm² = 1.9 W/mm² (7700X)
12,5W / 137 mm² = 0,09 W/mm²

Die Rechenaufgabe sollte man mal mit einer Mobile-CPU von AMD wiederholen. Am besten einer mit vielen Kernen, aber möglichst niedriger TDP. Geht immer noch zugunsten von QC aus, hat aber keinen so monströsen Unterschied mehr.

[Gast]

C-Kerne machen bei größeren Kernzahlen immer Sinn, ganz einfach weil die "normalen" Kerne innerhalb des Powerlimits irgendwann eh nicht mehr ihren Taktvorteil ausspielen können.

Das Powerlimit laesst sich anheben. Nicht unbegrenzt, aber 2x8 ist schon problemlos machbar, So wird es auch mit 2x12 der Fall sein, und man kann die Chiplets auch entsprechend designen. Man koennte aber auch einfach 3x8 machen. Wenn man aus irgend einen Grund (bestimmten Server-Workload) auf die haelfte des Cache verzichten kann (der ja nicht aus Spass so gross geworden ist wie er es ist) aber schlicht mehr Kerne braucht, dann halt einfach 2x16, 3x16 und 4x16 mit C-Cores. Das ganze zu mischen macht wie gesagt selten Sinn und den Aufbau und das Scheduling unnoetig komplexer.

Ich kenne den genauen Aufbau der C-Cores nicht, aber mir kommt es schon sehr so vor, als waere es der aus den APUs.

[Gast]

Zwar liegt es auf den ersten Blick nahe, das mehr im mehr besser ist, aber man sollte nicht außer Acht lassen, dass AMD die 8 Cores per CCD mit Bedacht ausgewählt hat: So sind SKUs mit (4), 6 und 8 Cores sowie deren Vielfache einfach umzusetzen. Je besser der Yield, umso weniger CCDs mit defekten Cores gibt es. Dann fallen wahrscheinlich eher CCDs an, die nicht den Normaltakt erreichen, eine mögliche Quelle der letzten Zen3 SKUs, z.B. 9900XT.

Welchen Sinn macht es also für AMD, CCDs mit 16 Cores zu designen? Das ist für Server Markt interessant, aber nicht im Desktop, wo es vor allem um hohe Stückzahlen mit guter Marge geht.
Bei 16 Cores pro CCD dürfte es SKUs mit 6 Cores nicht mehr geben, 8 Cores dann das absolute Low End Produkt sein und die SKUs mit 12 und 16 Cores das Massenprodukt. Dafür sehe ich auf einem Preisniveau von heute keinen großen Markt. Von den 24 und 32 Cores SKUs rede ich gar nicht erst.

Aus diesem Grund betrachte ich 12 Cores per CCDs als das Optimum für die nächste Generation.
Eine Einschränkung gibt es: Das greift nur, wenn sich auch beim Sockel bzw. der RAM Bandbreite etwas tut. Wenn es jetzt schon ein Problem ist, die Rechenwerke zu füttern, wie soll das erst mit noch mehr Cores funktionieren?

Zumindest im Desktop will ich auch keine unterschiedlichen Core Typen / Ausprägungen. Wie man bei den Hybrid-CPUs von AMD (79x0X3D und Intel p-/e-Cores) sieht, hat man je nach Software mehr Probleme, als einem Lieb ist. Im Mobilbereich mag das sinnvoller sein.

[Tobalt]

Wenn man big-little ernst nimmt, dann sind alle Antwortmöglichkeiten ein bissel strange.

Ich würde da eher sowas sehen wie: 4 Big Kerne und 16 Little Kerne..

Fürs Multitasking wischt man damit alles andere weg.
Für kritische Tasks, reichen 4 Big cores auch locker. Der Rest wird bei Wald und Wiesen software (also kein HPC oder anderweitig hochparalleles Zeug) nicht so krass sein, dass duch die Littles Einbuße entstehen würden.

[bad_sign]

Aber im Prinzip sind es ja nur um Cache beschnittene normale Kerne.
Sie sind nicht grundsätzlich Cache beschnitten, sie sind compakt und damit im Maximaltakt reduziert und nach Chips and Cheese im unter 2W/Core Bereich effizienter als die normalen Kerne (Zen4vs4c)

L3$ Cache ist nicht teil des Cores und variiert von Modell zu Modell
Zen4c in Bergamo sind 8c+8c mit 16+16MB L3$ (2 CCX/CCD)
Zen4c in Phonix2 sind 2C + 4c gemeinsam am selben 16MB L3$ (1 CCX/Monolith)
Zen5c in Strix Point sind 4C mit 16MB L3$ + 8c mit 8MB L3$ (2 CCX/Monolith)
Zen5c in Turin sind 16c mit 32MB L3$ (1 CCX/CCD)

Die shots
Bergamo (https://i0.wp.com/semianalysis.com/wp-content/uploads/2024/11/https3A2F2Fsubstack-post-media.s3.amazonaws.com2Fpublic2Fimages2Fd3ae5eac-9709-443c-80d2-978f24ee65f8_1059x1751.jpg?ssl=1)
Phoenix2 (https://hothardware.com/photo-gallery/NewsItem/62519?image=big_phoenix2-annotated.jpg&tag=popup)
Strix Point (https://www.techpowerup.com/img/9cmjsNVFJxZLl6yD.jpg)
Turin (https://www.youtube.com/watch?v=D-N4DuW8P0o&t=565s)

[Limit]

Ich würde an Stelle von AMD ...

1) für den Desktop / Workstation / Server-Markt weiterhin auf zwei CCD-Varianten setzen, eine Variante mit 12 normalen Kernen und eine mit 24 bzw. 32 dense Kernen
2) Low-Power Kerne in den IOD einbauen um die Energieeffizienz im Niedrig-Last-Bereich zu verbessern
3) Mit den Low-Power Kernen im IOD könnte man dann auch im Mobilbereich auf Chiplets setzen und müsste keine zusätzlichen monolithischen Chips entwickeln.
4) Bei Multi-CCD Chips im Desktop-Bereich ausschließlich ein CCD mit normalen (+optionalem 3D-Cache) und einen mit dense Kernen benutzen.

[Gast]

Die Zen c cores machen im Ryzen für Endverbraucher kaum Sinn, insoweit sie für Spiele CPUs Anwendung finden sollen denn diese cores haben deutlich weniger l3 Cache. Wäre Unsinn sie daher in Desktop PC zu verbauen. AMD macht doch zur Zeit genau das Gegenteil wemm es um Spiele CPUs geht.

[Leonidas]

Ich würde da eher sowas sehen wie: 4 Big Kerne und 16 Little Kerne..

Jein, das gehört sehr wohl mit zur Antwortoption "mit c-Kernen" hinzu. Ich habe es nur nicht extra notiert, weil der Text der Antwortoption sonst zu lang werden würde.

[Gast]

12 Vollwertige Kerne (normal oder x3D) und SMT rausnehmen falls das Effizienz bringen sollte.

Für die Workstation Biester dann 12+12 oder 12+24 oder 12+36, fürs Gaming 12+0

SMT war sinnvoll zu einer Zeit wo Kerne rar waren, ich glaube Intels Ansatz wird auch für AMD eine Option sein.
Da irrst du gewaltig. SMT-2 sorgt bei Workloads, die alle Kerne auslasten können, immer für mehr Effizienz. Bei AMD und Intel bis zu 30% mehr Performance bei geringem zusätzlichen Flächen- und Energiebedarf. SMT zu streichen verringert also nur die Effizienz, und erhöht sie nicht.

Zur Wahrheit gehört vielmehr, dass Intel keinen echten Ansatz hat. Sie trotten seit Jahren nur von einer Verlegenheitslösung zur nächsten. AMD war drauf und dran, im Kern-Rennen davon zu ziehen. Sie bieten schon seit Zen 2 bis zu 16 Kerne auf dem Mainstream Sockel. Intel musste mit Rocket Lake, der erst ein halbes Jahr nach Zen 3 kam, sogar wieder von 10 auf 8 Kerne zurückgehen. Weil sie ihre Intel 7 Fertigung nicht gebacken bekamen und das ursprüngliche Intel 7 Design auf Intel 10 zurückportieren mussten. Was also machen? Weiter am P-Kern rumschrauben? Macht wenig Sinn, so flächenineffizient wie der war. Also haben sie den Atom Kern genommen, mehr oder weniger gepimpt, und an den P-Kern Cluster rangetackert mit Alder Lake. Ist aber natürlich alles andere als optimal gewesen und sorgt bis heute für Probleme mit dem Scheduling. Und ein Hauptproblem dabei ist die unterschiedliche Anzahl von Threads pro Kern. Um das zu umgehen, konnte man also nur die Anzahl der Threads pro Kern vereinheitlichen. Da einem E-Kern SMT zu spendieren aber ziemlich aufwändig geworden wäre, hat man schlichtweg den einfachen Weg genommen und SMT auf dem P-Kern deaktiviert. Und versucht dies mit PR Folien schönzureden. Von wegen mehr Effizienz ... bla bla. Ist aber nichts weiter als Gewäsch und hat mit der Praxis wenig zu tun. Man muss sich das mal auf der Zunge zergehen lassen, der 285K hat 50% mehr Kerne als der Ryzen 9950X, ein Compute Tile mit deutlich besserer Fertigung, TSMC N3 statt N4, und schafft es in MT Szenarien bei gleicher Leistungsaufnahme im Schnitt maximal auf Augenhöhe zu sein bzw liegt er eher etwas zurück. Das zeigt zum einen, wie effizient die Zen Architektur ist. Zum anderen aber auch wie sehr SMT AMD hier hilft den Kernnachteil auszugleichen

Der Wegfall von SMT ist und bleibt jedenfalls ein Nachteil für Intel. Das wissen die natürlich auch. Deshalb wird dies bei Servern ja auch nicht gestrichen, da Intel dort keine hybriden Designs hat. Zumindest keines, was mir spontan einfallen würde. Mir sind für die nahe Zukunft zumindest nur P-Kern only und E-Kern only Designs bekannt.

AMD wiederum hat diese Problematik gar nicht. Denn deren P- und C-Kern derselben Generation sind bezüglich Mikroarchitektur quasi baugleich. Lediglich das Design ist etwas anders arrangiert. Mit Unterschieden z.B. bei den verwendeten Bibliotheken, die bei den C-Kernen vor allem für mehr Kompaktheit sorgen sollen, allerdings auf Kosten der Taktbarkeit. Bezüglich Feature-Set sind die Kerne aber gleichwertig, beherrschen also beide SMT-2. Und ich denke auch nicht, dass AMD hier in naher Zukunft irgendeinen Grund haben dürfte, dies zu ändern.


Intel bekommt es doch mit dem Tile-Ansatz ebenfalls hin. Technisch muss das Problem also lösbar sein. Bislang war die Prio halt nicht hoch genug, dass AMD das angeht.
AMD ist es doch schon lange angegangen und hat Lösungen. Schau dir Instinct an. Mit Zen 6 wird dann eben auch der Client Markt ein neues Packaging bekommen. Die Technik ist die eine Geschichte, die Kosten eine andere. AMD kann eine Lösung für einen Markt erst bringen, wenn es die Kosten auch zulassen.

[anddill]

Das Einstampfen von SMD hat auch den Vorteil daß ein ganzer Sackvoll Sicherheitslücken inc. Mitigations wegfallen. Wenn Intel dafür ohnehin schon die E-Cores einsetzen kann dann macht das in dem Kontext schon Sinn.

[Badesalz]

@anddill
SMT ;) Seltsamerweise ist SMT ja nicht so Intel/AMD Ding und andere scheinen solche Probleme damit nicht zu haben.

Wobei AMD es wohl auch nicht so dolle getrieben hat und damit auch nur die Hälfte an Probs damit hatte. Und diese Probleme gibt es auch nicht mehr (?)

Die Welt der Dinge ;)
Intel setzt dafür nicht die E-Cores ein. Wenn man es genau betrachtet. Das Prob mit SMT ist/war eigentlich so ein VM Ding. Und VM ist eigentlich (ja ich weiß, ich weiß) so ein RZ-Ding. Und die RZ-Guys wollen keine Hybrid-CPUs haben.

E-Cores in Hybriden sind also nur so ein Consumer Ding. Wo es damit zwar keine Sicherheitsprobleme gibt, aber dafür sonst alle anderen möglichen (Lastverteilung). Sämtliche Soft die nicht "brandneu" ist (oft aber auch die nicht) und die Betirbessysteme sowieso (wenn bereits nicht totgepatcht) haben nur Theater damit das vernünftig zu nutzen. Wenn das überhaupt praktisch vernünftig nutzbar ist...
Was anscheinend die erwähnten Server-Guys schon wussten bevor der Consumer sich auf den Weg machte das mühsam herauszufinden zu müssen.

Servermarkt besteht halt auch aus 2 Seiten. Consumermarkt läuft eher nach dem Modell "Hier. Friss oder halt die Klappe."

[samm]

E-Cores sind also so ein Consumer DingSag das den E-Core-only Xeons ;)

Die Story mit 12-Core-CCD nehm ich im Kontext Desktop-CPU noch für eine ganze Weile nicht für bare Münze, ganz genauso wie damals das "Gerücht" (d.h. käumlich begründete Hoffnung) zu Consumer-Zen 5-Multi-CCD-VCache.

Wo ich ein solches sehen würde wäre höchstens für Consumer-Mobile, wo AMD schon seit Phoenix 2 krumme Dinge zusammenstückelt.

[Badesalz]

Sag das den E-Core-only Xeons ;)Wow... Wie lange hast du an den 3 Zeilen gesessen? Ich hab das anschließend, weil ich mir dachte die eine Art wird vom Typus eh nie aussterben :up: nacheditiert.

"E-Cores in Hybriden sind also nur so ein Consumer Ding."

[Gast]

Intel bekommt es doch mit dem Tile-Ansatz ebenfalls hin. Technisch muss das Problem also lösbar sein. Bislang war die Prio halt nicht hoch genug, dass AMD das angeht.
Arrow Lake braucht im Idle (nur CPU, sonst nichts) grob 10W, AMD etwa das doppelte, also 20W. Macht etwa 10W Unterschied.
Der gesamte Rechner braucht bei AMD aber grob 80W (9950X), bei Intel nur knapp 60W (285K). Also gut 20W Unterschied (siehe z.B. Techpowerup Test: Intel 285K). Ergo kommen über den Chipsatz bzw. das Board noch einmal 10W Unterschied. Das finde ich viel problematischer. Vor allem, wenn man bedenkt, dass bei Intel alleine Board, Ram und Drumherum (ohne CPU) scheinbar immer noch fast 50W ziehen, bei AMD sogar 60W. Das war bei AM4 ein kompletter Rechner mit 5950X auf einem B550, jetzt ist das ohne CPU.
Der steigende Verbrauch bei den Boards gefällt mir gar nicht, weil das so unterschwellig einfach akzeptiert wird.
Meiner Ansicht nach müsste da viel mehr Augenmerk drauf gelegt werden, aber das geht total unter, dass es bei den Boards nur eine Richtung beim Verbrauch gibt, nämlich nach oben.
Mal schauen, wie das bei den kommenden AMD Chipsätzen aussieht. Vielleicht hat AMD da ja was gemacht und nicht nur relabeled...

[nebulus]

Ich hoffe AMD arbeitet endlich am Idle Stromverbrauch. CPUs mit drei Chiplets verbrauchen viel zu viel PPT.
Es wäre toll, wenn das OS ein CPU Chiplet bei wenig Last einfach abschalten könnte.

[nebulus]

War der große Nachteil von "ein Chiplet" CPUs, nicht die verringerte RAM Geschwindigkeit beim schreiben?

Wieso ist das eigentlich so und wieso ist eine 9900X CPU langsamer als eine 9700X CPU bei Spielen?

VG