Diskussion zu: News des 4. Dezember 2024

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-4-dezember-2024

[Gast]

Ich finde das irgendwie komisch:
Laut Intel ist die Hardware von Xe3 so gut wie fertig, aber der Tape-Out kommt irgendwann so Mitte 2025? Was genau machen die dann die 6 Monate mit der Hardware? Nichts? Wenn die fertig wäre, würde man den Tape-Out machen und die Hardware finalisieren, um sicher zu stellen, dass sich nicht vielleicht doch irgend ein Fehler versteckt hat und ein Redesign/Respin nötig ist.
Also entweder sind die noch nicht fertig mit der Hardware, oder der Zeitplan stimmt nicht und Xe3 kommt früher (Anfang 2026).

[Buddy Casino]

Wenn man sich den Trailer (https://indianajones.bethesda.net/en-US) für "Indiana Jones und der Große Kreis" anschaut, wundert man sich über die Systemanforderungen. Da sah Shadow of the Tomb Raider besser aus.

[Exxtreme]

Wenn man sich den Trailer (https://indianajones.bethesda.net/en-US) für "Indiana Jones und der Große Kreis" anschaut, wundert man sich über die Systemanforderungen. Da sah Shadow of the Tomb Raider besser aus.

Das ist ein Bugthesda-Spiel. Da sollte man nicht erwarten, dass das gut läuft. Bei denen passiert es öfter, dass sie Compiler-Optimierungen nicht einschalten. Sowas macht man immer dann wenn das Programm verbuggt ist.

[Nur zu Gast]

Was die Aussage "Hardware fertig, aber Tapeout erst Mitte 2025" angeht: In dem Zitat spricht Tom Peterson von "IP" und "pretty much baked". Könnte also heißen, dass das logische Design fertig ist, die Umsetzung auf Silizium aber noch nicht.
Das logische Design sollte für alle Xe3 das gleiche sein. Daraus müssen aber noch die Chips entworfen und verifiziert (+ optimiert) werden. Das kann durchaus ein paar Monate dauern.

Solange wir also keine wirklich exakte Aussage kriegen was genau fertig ist, kann man auch zum restlichen Zeitplan nicht viel sagen.

[ryan]

Solcherart Festlegungen können sich allerdings im Laufe der Zeit noch ändern, siehe den lange entwickelten und dann doch gestrichenen BMG-G10-Chip, welcher durchaus höheres hätte anpeilen können als nur das untere Midrange-Segment (wie BMG-G31).


Diese Aussage ergibt kein Sinn, weil die G10 kleiner gewesen wäre.

G10= 28 Xe Kerne
G31= 32 Xe Kerne

Anfangs war eine Version mit 40 Xe Kernen geplant. Die hätte deutlich mehr anpeilen können.

Im übrigen hat die Xe3 Fertigstellung Aussage keine Ausagekraft für eine mögliche Consumer dGPU. Xe3 wird auch in Panther Lake, Nova Lake, Wildcat Lake verbaut.

[davidzo]

The way I would like to comment is our IP that's kind of called Xe3, which is the one after Xe2, that's pretty much baked, right.

Die Aussage ist schon merkwürdig spezifisch.

Die reden kurz vorher noch über die Speicheraustattung von B580 und B570 und PCI Lanes, also um konkrete SKU Entscheidungen. Aber als Petersen den Sprung zu Celestial macht spricht er plötzlich nur noch von IP.
Ich denke diesen Begriff hat er bewusst vorsichtig gewählt. Er hätte auch sagen können dass sie die Chips planen oder die SKUs, hat er aber nicht. Intellectual property ist so unverfänglich, da es sich genau so gut auf die IGPs beziehen kann wie auch diskrete Chips.
Er hat es an dieser stelle sicher nicht unabsichtlich vermieden irgendeinen Hint zu geben der auf geplante Produkte wie CPUs mit IGP chiplets oder diskrete Chips hinweist. So wie er die Aussage jetzt getätigt hat muss es nichtmal ein einziges Produkt mit xe3 IP geben, sie wäre trotzdem korrekt.

[Leonidas]

Ich finde das irgendwie komisch:
Laut Intel ist die Hardware von Xe3 so gut wie fertig, aber der Tape-Out kommt irgendwann so Mitte 2025?

Letzteres ist meine Aussage, zum Tape-Out hat Intel nix gesagt. Aber: Wenn Xe3 tatsächlich erst 2026 kommt, wäre jeder Tape-Out vor Sommer 2025 komisch.

Was jetzt noch getan wird: Finalisierung des einmal beschlossenen Designs, Vorbereitung des Tape-Outs. Selbst wenn ein Design Feature-fertig ist, bedeutet es ja nicht, dass da alles bereits dran ist. Es werden nur keine neuen Features mehr reingebraucht, sondern "nur" das einmal festgesetzte Feature-Set abgearbeitet. Und wie andere schon sagen: Eventuell rein auf die Architektur bezogen, nicht auf konkrete Grafikchips.


G10= 28 Xe Kerne
G31= 32 Xe Kerne
Anfangs war eine Version mit 40 Xe Kernen geplant. Die hätte deutlich mehr anpeilen können.

Das mit den 28 Kernen habe ich nie so gesehen. Ich meinte die Version mit 40 Kernen.

[Gast]

Eventuell rein auf die Architektur bezogen, nicht auf konkrete Grafikchips.
Ok, das leuchtet ein. Aber das vervollständigen/zusammenstellen der Chips machen doch sicherlich auch welche vom Hardware Team, daher war das vielleicht auch etwas missverständlich formuliert.
Vermutlich ist das ein 2. Hardware Team, welches aus den fertigen Einheiten dann die Chips zusammenstellen. Die Spezialisten für die Gestaltung der einzelnen Chip-Teile sind daher schon fertig und gehen an das nächste Projekt, während die Integration der Chip-Teile in einen Gesamt-Chip gerade von einem 2. Team gemacht wird. Ist zwar auch noch Hardware (und die damit noch nicht fertig), aber eben nicht mehr auf Schaltungs-Logik Ebene (also IP ist fertig).
Danke!

[Zossel]

wonach die Hardware-Entwicklung von Xe3 aka "Celestial" bereits weitgehend abgeschlossen ist und dieses Projekt jetzt an die Software-Abteilung übergeben wird, während sich das Hardware-Team nunmehr dem Xe3-Nachfolger widmet.

Während die Konkurrenz schon mit der Software im Simulator anfängt.
Auch um möglichst früh Bugs aufzudecken.

So wird das nichts mit Intel.

[Leonidas]

Ok, das leuchtet ein. Aber das vervollständigen/zusammenstellen der Chips machen doch sicherlich auch welche vom Hardware Team, daher war das vielleicht auch etwas missverständlich formuliert.

Ja. Aber ich denke genauso, dass es extra Teams gibt: Architektur-Team und Chip-Team. Das Architektur-Team ist das, was seinen Fokus gewechselt haben wird.

[Gast Ritis]

Tom Petersen ist ein Verkäufer der Schei*** für Schoko verkaufen kann. Das hat er schon beim ersten Launch bewiesen. Hört sich alles neu und super an, ist es aber genaugenommen nicht. Er nutzt Beschreibungen und Bilder bei dem mit Unwissenheit viel spekuliert werden kann.
Die Folie mit dem grössten Benchbalken bei RT-Performance pro $$ ist so ein Klassiker. Die ist doch nach der ersten Preisanpassung im Handel schon wieder hinfällig.

Bei Xe3 war er auch so blumig, aber dennoch relativ genau. Er sagte HW-Team wäre für ihn bis zum RTL (register transfer level). Also das ist nur die Stufe die HW mittels Code zu beschreiben. Erst danach beginnt die Fertigung von ersten Steppings und die Verifikation bzw. Redesignes.
Mit den massiven Entlassungen in der Vergangenheit wird das vermutlich eher auf einem kleinen Feuer gekocht. Man kann nur hoffen, dass die jeweils die Geschwindigkeit mitgehen können. Ansonsten wird man da auch je nach Lage wohl auf grosse dGPUs verzichten und nur die Xe-Generationen in kleine Chiplet iGPUs backen, die auch als LowEnd dGPU verkauft werden können.

Was intel richtig macht ist m.M. die Gewichtung zwischen RT-Performance, KI-Beschleunigung und Raster. Die Karten werden in der jeweiligen Klasse eher etwas mehr von diesen Marketing-Buzz Werten mitbringen. Das wird dann eher postitiv als negativ in Reviews markiert, Käufer werden dann nur noch mit Treiberproblemen zu alten DX-Varianten verunsichert....

[basix]

Letzteres ist meine Aussage, zum Tape-Out hat Intel nix gesagt. Aber: Wenn Xe3 tatsächlich erst 2026 kommt, wäre jeder Tape-Out vor Sommer 2025 komisch.

Was jetzt noch getan wird: Finalisierung des einmal beschlossenen Designs, Vorbereitung des Tape-Outs. Selbst wenn ein Design Feature-fertig ist, bedeutet es ja nicht, dass da alles bereits dran ist. Es werden nur keine neuen Features mehr reingebraucht, sondern "nur" das einmal festgesetzte Feature-Set abgearbeitet. Und wie andere schon sagen: Eventuell rein auf die Architektur bezogen, nicht auf konkrete Grafikchips.
Ich interpretiere das auch so:
- Design Team ist fertig
- Jetzt ist noch die Implementation auf einem entsprechenden Prozess anstehend (Design-Umsetzung)
- Ist das fertig und geht in die Fertigung -> Tape-Out

[Leonidas]

Richtig, das Architektur-Team dürfte weitgehend Prozess-unabhängig arbeiten. Dies macht dann ein anderes Team, welches die Idee Realität werden läßt - und dann weit mehr elektrotechnisch arbeiten muß, weil es eben auf ein konkretes Fertigungsverfahren angepasst werden muß.

Denkbar also so:
- Das Architektur-Team arbeitet wohl auf Register-Ebene, abstrakt in einer Simulation.
- Das Design-Team arbeitet dagegen auf Transistoren-Ebene, mittels eines FPGAs, der den Chip simuliert.