Diskussion zu: Erste Details zu AMDs "Zen 7" sprechen von 15-25% IPC-Gewinn und ...

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/geruechtekueche-erste-details-zu-amds-zen-7-sprechen-von-15-25-ipc-gewinn-und-groesseren-caches

[Nightspider]

Die 7MB L3 gelten aber nach bisherigem Kenntnisstand aber nur für Zen 7 Dense (Zen7c ?).

Bei Zen 5 gelten die 4MB wiederum nur für die klassischen Zen5 Kerne weil Zen5c auch wieder weniger L3 pro Kern besitzt.

Demzufolge könnten die Classic Zen 7 Cores auch mehr L3 haben.

[iamthebear]

Nach aktuellem Kenntnisstand:
Zen5: 8 Kern CCD / 32MB L3 = 4MB/Kern
Zen5c: 16 Kerne / 32MB = 2MB/Kern

Zen6: 12 Kerne / 48MB = 4/Kern
Zen6c: 32 Kerne / 128MB = 4/Kern

Zen7 3D: 33 Kerne / 231MB / 7/Kern

Das Ganze sieht danach aus als will AMD den L3 bei den c Cores erhöhen.
Ab Zen7 gibt es dann eben auch c Kerne mit mehr L3.

Das sieht für mich jedoch nicht nach einem Desktop Gaming Die aus. Sollte das ein CCX werden so bekommt AMD wohl kaum die Core to Core Latenzen in den Griff

[Nightspider]

Nein, Zen7 und Zen7 Dense werden Stacking voraussetzen um den L3 aus dem Core Chiplet herauszuholen.

Deswegen passen ja überhaupt erst 33 Kerne auf ein Chiplet.

Falls es noch X3D Varianten geben sollte werden das wohl die mit 2 Cache Layern oder mehr.

[Orko]

Das sieht für mich jedoch nicht nach einem Desktop Gaming Die aus. Sollte das ein CCX werden so bekommt AMD wohl kaum die Core to Core Latenzen in den Griff

Sehe ich auch so.

Schade dass in dem Artikel die Gerüchte bzw Diskussionen um den Core Interconnect innerhalb eines CCDs nicht thematisiert wurden.
Wenn AMD unterschiedliche CCDs für Server und Desktop weiter entsprechend optimiert bzw ausdifferenziert, so könnte ich mir folgendes vorstellen:

Einsatzgebiet: std Server
viele (33?) Cores pro CCD
viele (8?) CCDs pro IOD bzw pro CPU-Einheit
Core Variante: ausschließlich dense
- Fokus: flächenoptimiert (möglichst viele Cores pro Chipfläche)
- Kompromiss: taktratenbeschränkt, und damit eine vergleichsweise geringere Wärmeleistung pro Corefläche
Interconnect im CCD: Mesh
- Fokus: hoher Corecount pro CCD, und zukünftig weiter anwachsender Corecount pro CCDs
- Kompromiss: höhere core/core Latenzen innerhalb eines CCDs
L3-Cache nur noch gestackt, aber nicht mehr innerhalb des CCDs neben den Cores
- L3-Cache neben den Cores wird hier nicht mehr als zusätzliche Kühlfläche benötigt
- Optimierung der Gesamtkostenstruktur (wenn Stacking eingesetzt wird, ist vertikaler Cache billiger als Cache neben den Cores)
L2-Cache
- offen ob nur gestackt, oder nur neben den Cores, oder ob beides
- Design-Variable (so wie L3-Chache aktuell) um das Wärmedesign und die Kostenstruktur für jede Generation separat zu optimieren

Einsatzgebiet: std Desktop
limitierte Anzahl (6, 8, 12 ?) an Cores pro CCD
ein CCDs pro IOD bzw pro CPU-Einheit
Core Variante: nicht-dense
- Fokus: geeignet für hohe Taktraten, um so einen möglichst hohen IPC Wert zu erreichen
- Nachteil: vergleichsweise hohe maximale Wärmeleistung pro Corefläche
- Kompromiss: höhere Fläche pro Core
Interconnect: Ringbus o.Ä.
und explizit keine CCX Konstrukte
- Fokus: möglichst geringe und uniforme Core/Core Latenzen für alle Cores
- Kompromiss: maximale Anzahl von Cores innerhalb eines CCDs limitiert
L3-Cache weiterhin auf dem CCD neben den Cores
- nötig zur (Ab)Wärmeableitung
- optional: zusätzlicher vertikaler Cache für preisliche Premium-Modelle

Ob AMD die Threadripper-Produkt-Linie (zwei CCDs pro IOD bzw pro CPU-Einheit) weiterführt oder einstellt: offen

Einsatzgebiet: Mobile
mehrere dedizierte APU Modelle
aus Energie-Effienz-Sicht möglichst keine Off-Chip Verbindungen wie z.B. CCD - IOD

Baukastenprodukte:
- Produkte mit dedizierten IODs
- Mischbestückungen dense-CCD(s) und non-dense-CCD(s)
- weiterer L3-Cache durch Stacking bzw Stacking von mehreren Cache-Dies
- GPU-CCDs
- usw
auf Anfrage von Grosskunden bzw Einzelprojekten (z.B. HPC Supercomputer)

[Zossel]

"SpecINT17". Letzteres ist ein theoretischer Integer-Benchmark, was dann allerdings nicht wirklich bedeutet, dass eine Praxis-Mehrperformance in gleicher Höhe entsteht, da spielen dann noch einige andere Faktoren mit hinein.

Weniger theoretisch als so manches andere was hier so herumgereicht wird.

[Gast]

Gibt es eigentlich eine Website die die ganzen MLID Gerüchte auflistet in schriftlicher Form?
Ich hab' bei ihm immer wieder das Gefühl er haut viele Dinge einfach raus und trifft halt ab und zu auch was.

[crnkoj]

Von den 33 Cores werden doch vermutlich nur 32 aktiv sein, eins ist als Backup für Defekte, wie bei der ps5/xbox socs.

[GerryB]

Zen6 - Consumer nur 3nm ?
EPYC= 2nm

Lohnt sich der Aufwand für die "extra" 3nm Masken?

[Platos]

Was ich immer noch vermisse, ist diese Leaker-Trefferquote, über die du (Leonidas), mal nachgedacht hast. Ich fände es immer noch schön, wenns so eine Leaker-Trefferquote gäbe, in der man nachachauen kann, welche Gerüchte denn nun gestummen haben.

Gerade hinsichtlich solchen Prozentangaben. Wie genau haben die in Vergangenheit gestummen? Sowas wäre interessant.

[Leonidas]

Zen6 - Consumer nur 3nm ?
EPYC= 2nm
Lohnt sich der Aufwand für die "extra" 3nm Masken?

Da Consumer-Prozessoren in der Stückzahl weit vor Server-Prozessoren liegen - sicherlich.


Was ich immer noch vermisse, ist diese Leaker-Trefferquote, über die du (Leonidas), mal nachgedacht hast. Ich fände es immer noch schön, wenns so eine Leaker-Trefferquote gäbe, in der man nachachauen kann, welche Gerüchte denn nun gestummen haben.

Angedacht, aber nicht realisiert. Ich denke, mich schreckt der Punkt, dass es unglaublich viel Arbeit ist, weil ein Gerücht schließlich aus 20-30 Detail-Aussagen besteht und man dies alles auswerten müsste. Vor allem aber dürfte man, damit die Quote am Ende stimmt, auf keinen Fall irgendwelche Gerüchte auslassen. Faktisch wäre das eine Fleißaufgabe für die KI. Mal schauen, wann die so etwas kann.

[Perdakles]

"Demzufolge kommt Zen 6 mit hoher Sicherheit noch einmal mit AM5- und DDR5-Support, aber im Jahr 2028 dürfte dann sicherlich schon DDR6-Speicher spruchreif sein – und damit ein neuer Sockel für AMD-Prozessoren."

Denkbar wäre doch auch ein IOD der sowohl DDR5 (auf AM5) als auch DDR6 (auf AM6) Support bietet, um den Absatz der CPUs nicht wie bei AM5 durch hohe Plattformkosten anfangs zu bremsen. So würde ein eher fließender Übergang von AM5 nach AM6 stattfinden und nicht nochmal so ein harter Bruch wie von AM4 nach AM5.

Man würde zudem alle zufrieden stellen:
- Man hat eine hohe Installationsbasis bei AM5 auf der die Leute dann nochmals auf Zen7 upgraden könnten
- Early Adopter können direkt auf AM6 und DDR6 gehen

Bei einem Zen7 Refresh bzw. Zen8 kann man dann den DDR5 Support wieder streichen. Das ist ja irgendwie das schöne am Chiplet-Design.

[Badesalz]

Da Consumer-Prozessoren in der Stückzahl weit vor Server-Prozessoren liegen - sicherlich.Quellen?

[basix]

Was man so liest und hört spricht eher dafür, dass Zen 6 in N2 kommt. Auch das Consumer CCD (welches auch das Server CCD für die High-Frequency SKUs sein wird).

A14 für Zen 7 hört sich sinnvoll an. Dann wäre AMD aber wieder bei den allerersten, die den Prozess nutzen. A14 ist für 2028 angekündigt.

Zen 7 soll zudem mit dem Zen 6 IOD kompatibel sein (Epyc). Ich vermute, man wird Zen 7 deswegen auch auf AM5 sehen.

[Badesalz]

A14 für Zen 7 hört sich sinnvoll an. Dann wäre AMD aber wieder bei den allerersten, die den Prozess nutzen. A14 ist für 2028 angekündigt.Könnte wieder hinhauen das bis jetzt AMD und TSMC eine wirklich sehr gute Technologiepartnerschaft haben die sich schon zu Anfang schnell zu einer Kulturpartnerschaft entwickelt hat und fortlaufend so gelebt wird. Man hilft sich gegenseitig zu optimieren.
TSMC verdankt AMD schon bisschen was und AMD verdankt TSMC so einiges ;) Den Status hat sonst nur noch Apple. Alle anderen sind einfach nur Kunden.

PS:
Das genaue Gegenteil also von dem Auftritt des Bigbonze Gelsinger damals :ucrazy:

[Leonidas]

Quellen?

Habe ich keine direkte. Aber ist eigentlich allgemein bekannt. Wäre es anders, würden Server-Prozessoren wegen ihrer viel höheren Preise die gesamten Firmen-Absätze regelrecht dominieren.

PS: Genaue Zahlen folgen im Laufe des Tages.


Ich vermute, man wird Zen 7 deswegen auch auf AM5 sehen.

Ist gar keine schlechte Vermutung. Zumindest dürfte sich AMD derzeit noch alle Möglichkeiten offen lassen.

[basix]

Da es für Zen 6 auch bei Desktop ein neues IOD geben soll, würde es ja auch Sinn machen. Nur eine Generation mit neuem IOD, allenfalls neuem Chipset und neuen Boards wäre nicht so ideal.

Ausserdem reicht für Consumer DDR5 und PCIe 5.0 noch locker.

[Lehdro]

Quellen?
Finde ich auch nichts zu.

Bei AMD zusätzlich interessant: Meint man wirklich CPUs oder Chiplets? In so einer Server CPU landen meist deutlich mehr Chiplets, was die Rechnung wieder verändert, denn im Endeffekt wären die Chiplets wichtiger als die CPUs in dieser Betrachtung. Denke über die I/O Dies würde man der Sache nahekommen, Sonderfälle wie X570 -> I/O Die natürlich berücksichtigen.

[Platos]

Ich denke, mehr wie 15% IPC bei gleichem Stromverbrauch (und Preis) wird es nicht werden (also Perfomance/Kern/Takt/Watt/Dollar). Das ist ja am Ende wichtig.


Angedacht, aber nicht realisiert. Ich denke, mich schreckt der Punkt, dass es unglaublich viel Arbeit ist, weil ein Gerücht schließlich aus 20-30 Detail-Aussagen besteht und man dies alles auswerten müsste. Vor allem aber dürfte man, damit die Quote am Ende stimmt, auf keinen Fall irgendwelche Gerüchte auslassen. Faktisch wäre das eine Fleißaufgabe für die KI. Mal schauen, wann die so etwas kann.

Da hast du wohl recht. Vlt. kann man ja irgendwann ne KI einfach alle Beiträge von twitterer X auslesen und zusammenfassnen lassen.

Aber ich denke, wenn/falls das geht, dann nicht lange. Man wird das sicherlich unterbinden wollen Zwecks Serverauslastung.

[Leonidas]

Habe ich keine direkte. Aber ist eigentlich allgemein bekannt. Wäre es anders, würden Server-Prozessoren wegen ihrer viel höheren Preise die gesamten Firmen-Absätze regelrecht dominieren.
PS: Genaue Zahlen folgen im Laufe des Tages.

So, genaue Zahlen zur Frage Client- vs Server-Prozessoren:
"das Client/Server-Absatzverhältnis liegt bei AMD auf 8,3:1, bei Intel hingegen auf 9,7:1, im Gesamtmarkt auf 9,3:1"
Quelle:
https://www.3dcenter.org/news/die-marktanteile-fuer-x86-prozessoren-im-ersten-quartal-2025

[Lehdro]

Vlt. kann man ja irgendwann ne KI einfach alle Beiträge von twitterer X auslesen und zusammenfassnen lassen.

Bei MLID müsstest du sogar über YT gehen, auf Twitter bringt der nur selten etwas. Eigentlich nur wenn jemand sehr viel später seinen Leak noch mal ohne Bezugnahme auf ihn bringt und ihn somit unabhängig bestätigt.

Bei den letzten Leakeinordnungen vor paar Jahren (das googlesheet (https://docs.google.com/spreadsheets/d/1a7OWkeyHcdFgoQ395zmi7RlWluAKCv9bG_2silBQU5Q/edit?gid=1274860997#gid=1274860997)) gefiel mir auch die pedantische Akribie nicht. Ich sage nur "will reach 5 GHz" mit Zen 3 - in der Praxis stock durchaus möglich (mein 5950X hatte z.B. 5 GHz max boost und der war zum Launch gekauft...), aber AMD hat nie damit geworben, also falsch? Bitte was?
Oder der Bergamo Leak mit 128 Zen 4 Cores - war "falsch" weil Zen4C und nicht Zen4 - wohlweißlich entgegen dem Fakt dass die Zen 4C Architektur laut AMD grundsätzlich dieselbe wie Zen4 ist. Wirklich? "Falsch"?

Oder gar spezifische ST/MT Perf. Schätzungen mit einer recht breiten Range - Jahre vor dem Release der CPUs. Man weiß nicht welche Werte er genau präsentiert (CB? INT, FLOAT? Gaming?), aber wenn man von einer Spannweite ausgeht muss der Mittelwert doch nur reinpassen, damit es halbwegs passt. Ach nee, war falsch weil nicht auf den Prozentpunkt genau mit einem zufälligem Metawert. Häh?

Zudem werden den Leakern Sachen als "falsch" angekreidet, die in dem frühen Stadium der Leaks gar nicht möglich waren. Zum Beispiel falsche TDP (kann sich ändern), Boostclocks (können sich ändern) etc - ich erinnere an die
nachträgliche Änderung der Radeon 5600XT. Die Leaks waren sehr konkret, nur hat AMD kurz vor knapp noch alles umgeworfen. War der Leak nun korrekt? Oder bis wann war er korrekt?

Oder siehe aktuell die Ada Titan - hätte jemand das damals geleakt (hat MLID btw...), wo würdest du das eingeordnet haben? Nachträglich hat sich fast alles bestätigt, sogar optisch. Aber released wurde die Karte halt nie. War der Leak nun korrekt? Ab WANN war er korrekt? Erst mit dem Auftauchen des Prototyps bei der8auer? Wie geht man mit so etwas um?

[Torf]

Bei wccftech
Medusa Point 1
R5/R7=4C+4D+2LP+8CU RDNA 3.5+
R9=12C CCD+4C+4D+2LP+8CU RDNA 3.5+

APU=IOD👀

— HXL (@9550pro) May 16, 2025

Kann es nicht sein, dass es nur ein IOD mit zusätzlichen Cores (R5,R7) ist und 1 CCD mit 8 cores zusätzlich (R9)? Für mobile und R5 / R7 wäre es dann alles dasselbe Design. Auf dem dem Desktop könnte für Idle das Komplette CCD abschalten.

[Gast Ritis]

MLID ist ein super Leaker und guter Journalist. Er zitiert in der Regel Aussagen der Quellen und mit der Häufigkeit der später richtigen Aussagen sind seine Prüfungen mit sekundären Quellen vor einem Leak im Nachhinein offensichtlich. Dass so extrem früh vor Markteinführung die Aussagen stets zu moving Targets gegeben werden gehört dazu. MLID gibt m.E. aber immer genügend Hinweise wo grössere Änderungen noch möglich sind.
Der eigentliche Wert sind aber die Einordnung der Infos, was logisch eher spekulativ ist, dabei ist er über die Jahre durch seine Podcast Gäste wesentlich besser geworden, besser als das meiste was man sonst so lesen muss.
.

[Zossel]

Bei MLID müsstest du sogar über YT gehen, auf Twitter bringt der nur selten etwas. Eigentlich nur wenn jemand sehr viel später seinen Leak noch mal ohne Bezugnahme auf ihn bringt und ihn somit unabhängig bestätigt.

Bei den letzten Leakeinordnungen vor paar Jahren (das googlesheet (https://docs.google.com/spreadsheets/d/1a7OWkeyHcdFgoQ395zmi7RlWluAKCv9bG_2silBQU5Q/edit?gid=1274860997#gid=1274860997)) gefiel mir auch die pedantische Akribie nicht. Ich sage nur "will reach 5 GHz" mit Zen 3 - in der Praxis stock durchaus möglich (mein 5950X hatte z.B. 5 GHz max boost und der war zum Launch gekauft...), aber AMD hat nie damit geworben, also falsch? Bitte was?
Oder der Bergamo Leak mit 128 Zen 4 Cores - war "falsch" weil Zen4C und nicht Zen4 - wohlweißlich entgegen dem Fakt dass die Zen 4C Architektur laut AMD grundsätzlich dieselbe wie Zen4 ist. Wirklich? "Falsch"?

Oder gar spezifische ST/MT Perf. Schätzungen mit einer recht breiten Range - Jahre vor dem Release der CPUs. Man weiß nicht welche Werte er genau präsentiert (CB? INT, FLOAT? Gaming?), aber wenn man von einer Spannweite ausgeht muss der Mittelwert doch nur reinpassen, damit es halbwegs passt. Ach nee, war falsch weil nicht auf den Prozentpunkt genau mit einem zufälligem Metawert. Häh?

Zudem werden den Leakern Sachen als "falsch" angekreidet, die in dem frühen Stadium der Leaks gar nicht möglich waren. Zum Beispiel falsche TDP (kann sich ändern), Boostclocks (können sich ändern) etc - ich erinnere an die
nachträgliche Änderung der Radeon 5600XT. Die Leaks waren sehr konkret, nur hat AMD kurz vor knapp noch alles umgeworfen. War der Leak nun korrekt? Oder bis wann war er korrekt?

Oder siehe aktuell die Ada Titan - hätte jemand das damals geleakt (hat MLID btw...), wo würdest du das eingeordnet haben? Nachträglich hat sich fast alles bestätigt, sogar optisch. Aber released wurde die Karte halt nie. War der Leak nun korrekt? Ab WANN war er korrekt? Erst mit dem Auftauchen des Prototyps bei der8auer? Wie geht man mit so etwas um?

Leaks sind eben nix für denkfaule Medien-Konsumenten.