Diskussion zu: News des 24./25. Mai 2025

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-2425-mai-2025

[Gast]

CAMM2 ist älter als CES2024.
Es gibt durchaus 'Fortschritt', nur ist der nicht positiv zu sehen, da neuer, größerer Sockel benötigt.
Bitte Beispiele, wo sich CAMM2 im NB-Sektor durchsetzt.
Die Marktprobleme für CAMM2 wurden schon aufgezeigt. Tauchen nur in den meisten Artikeln aus Gründen nicht auf.

[Zossel]

mehr Masse-Transistoren dabei,

Hört dieser Unfug den niemals auf?

[MiamiNice]

Wir können doch froh sein, dass Leo nur von Masse-Transistoren schreibt. Das ist ein AMD Produkt, normalerweise kommen jetzt die AMD Boys und schreiben irgendwas von versteckten Killer Features die später aktiviert werden um NV das fürchten zu lehren. Ich hätte jetzt auf neue und geheime RT Cores getippt, die per Treiber nachträglich aktiviert werden oder so was in der Art :wink:

[Leonidas]

Hört dieser Unfug den niemals auf?

Was ist eine bessere Erklärung? (ernsthaft gemeinte Frage)

[Exxtreme]

normalerweise kommen jetzt die AMD Boys und schreiben irgendwas von versteckten Killer Features die später aktiviert werden um NV das fürchten zu lehren.

Also davon habe ich hier im Forum noch nie gelesen, dass jemand behauptet hat, dass AMD Hardwarefeatures abgeschaltet um sie später zu aktivieren um jemanden das Fürchten zu lehren. :freak:

[Perdakles]

"Twitterer X86 is dead&back deutet die Verwendung von 3-GByte-Speicherchips bei Intels Battlemage-Grafikkarten an, inklusive auch der Arc B770, belegt mittels einer Ladeliste für einen Intel-Grafikchip mit Sockel "FCBGA3283" (zugeordnet BMG-G31) samt 24 GB Grafikkartenspeicher. Die genannten Speichermengen weisen noch den kleinen Fehler auf, dass es bei der Arc B570 dann eigentlich 15 MB sein müssten, ausgehend von den aktuell 10 MB VRAM dieser Karte."

Kommt mir alles spanisch vor. Da ist von MB die Rede und nicht von GB. Handelt es sich da evtl. um irgendwelche Cache-Größen? Oder ist es wirklich so simpel, dass man da einfach MB mit GB vertauscht hat? Das könnte dann auch die Erklärung für den "Fehler" mit den 13.5 MB statt 15 GB sein.

[Zossel]

Was ist eine bessere Erklärung? (ernsthaft gemeinte Frage)

Je nach Aufgabe wirft man unterschiedliche Schaltungen drauf, hier mal für

- Addierer: https://de.wikipedia.org/wiki/Addierwerk
- Barrelshifter: https://de.wikipedia.org/wiki/Barrel-Shifter

ES GIBT KEINE MAGISCHEN TRANSEN DIE EINE SCHALTUNG SCHNELLER MACHEN!

[Platos]

So eine Frechheit diese Ausage vom AMD-Mitarbeiter. Als ob die Boardpartner Schuld wären :D

[Gast]

Kooperationsprojekt mit nVidia. Hierzu haben Heise in Erfahrung gebracht, dass jenes wohl einen Fehler im Chip aufweist (Displaycontroller defekt)
Beste Werbung für Nvidia: Können nicht mal einen popligen Displaycontroller designen, bzw. waren zu geizig dem Kooperationspartner eine funktionierende Schaltung zur Verfügung zu stellen.

[Gast]

So eine Frechheit diese Ausage vom AMD-Mitarbeiter. Als ob die Boardpartner Schuld wären :D
Naja, was soll er auch anderes sagen. AMD wird einen Boardpartner der was auf eigene Faust macht, sicher nicht verklagen. Ein Boardpartner kann gerne eine solche Grafikkarte designen und produzieren, aber Treiber wird AMD dafür keine bereitstellen.

[Zossel]

So eine Frechheit diese Ausage vom AMD-Mitarbeiter. Als ob die Boardpartner Schuld wären :D

Der Kunde kann auswählen was er haben will, voll frech von diesem AMD-Mitarbeiter.

[Zossel]

Allerdings hätte man entsprechende Wortmeldungen seitens Qualcomm und MediaTek erwarten können, was beides ausgeblieben ist. Qualcomm will seine zweite PC-Generation nunmehr auf seiner Hausmesse "Snapdragon Summit" im September vorstellen, MediaTek sagte hingegen gar nichts zum heiß erwarteten Kooperationsprojekt mit nVidia. Hierzu haben Heise in Erfahrung gebracht, dass jenes wohl einen Fehler im Chip aufweist (Displaycontroller defekt), damit zurück an den Designtisch musste und somit um ein paar Monate zurückgeworfen wurde.

Was soll das Zeug von Mediatek und NV eigentlich besser als QC hinbekommen?

[Platos]

Der Kunde kann auswählen was er haben will, voll frech von diesem AMD-Mitarbeiter.

Nein, das war nicht die Aussage des AMD-Mitarbeiter...

[basix]

Je nach Aufgabe wirft man unterschiedliche Schaltungen drauf, hier mal für

- Addierer: https://de.wikipedia.org/wiki/Addierwerk
- Barrelshifter: https://de.wikipedia.org/wiki/Barrel-Shifter

ES GIBT KEINE MAGISCHEN TRANSEN DIE EINE SCHALTUNG SCHNELLER MACHEN!

Mehr Transistoren können schon höhere Taktraten bewirken. Das sind aber eher Anzahl Gates vs. Leitungslänge sowie Pipelining Themen.

CAMM2 ist älter als CES2024.
Es gibt durchaus 'Fortschritt', nur ist der nicht positiv zu sehen, da neuer, größerer Sockel benötigt.
Bitte Beispiele, wo sich CAMM2 im NB-Sektor durchsetzt.
Die Marktprobleme für CAMM2 wurden schon aufgezeigt. Tauchen nur in den meisten Artikeln aus Gründen nicht auf.
Ich finde SOCAMM fast eleganter als (LP)CAMM2. Die Grundtechnologie ist aber nicht gross anders, einfach ein etwas angepasster Formfaktor. Schlussendlich ist SOCAMM und Co. eine Möglichkeit, von SODIMMs wegzukommen und im noch besseren Fall von verlötetem DRAM. Das hat Vorteile bei Erweiterbarkeit, Reparierbarkeit und Nutzungsdauer.

[Gast]

Hört dieser Unfug den niemals auf?
Gemeint sind vielleicht Transistoren, die nicht Teil der Logikschaltung sind, sondern dazu dienen das Taktsignal möglichst synchron über den ganzen Chip zu verteilen. Stichwort: Clock Skew. Wenn das vernünftig gemacht ist kann die Logik näher an ihrem theoretischen Maximaltakt laufen. Solche Transistoren tragen zwar nichts zur Berechnung bei, helfen aber die ganze Schaltung stabil zu halten.

[Gast]

[/quote] Arc B570 dann eigentlich 15 MB sein müssten, ausgehend von den aktuell 10 MB VRAM dieser Karte[/quote]

Das Thema VRAM Knappheit ist zwar hochaktuell aber das geht zuweit ;-) (sollte wohl GB sein hat der Vorposter auf X auch schon versemmelt)

[Leonidas]

Da ist von MB die Rede und nicht von GB. Handelt es sich da evtl. um irgendwelche Cache-Größen? Oder ist es wirklich so simpel, dass man da einfach MB mit GB vertauscht hat? Das könnte dann auch die Erklärung für den "Fehler" mit den 13.5 MB statt 15 GB erklären.

Da wirst Du schlicht Recht haben. Derjenige, der es in den falschen Hals bekommen hat, war schlicht ICH. Wird mit den nächsten News korrigiert werden. Sorry dafür.


Gemeint sind vielleicht Transistoren, die nicht Teil der Logikschaltung sind, sondern dazu dienen das Taktsignal möglichst synchron über den ganzen Chip zu verteilen. Stichwort: Clock Skew.

Genau das meine ich. Villeicht ist der Begriff "Massetransistor" technisch falsch, aber sinngemäß ist dies gemeint.

[Gast]

Wirklich lächerlich, dass man sich sogar für das Anbieten von mehr Auswahl verteidigen muss. Es wäre ja verständlich wenn es keine 16GB Version geben würde, aber es gibt sie und jeder kann kaufen was er möchte.

[Gast]

Mehr Transistoren können schon höhere Taktraten bewirken. Das sind aber eher Anzahl Gates vs. Leitungslänge sowie Pipelining Themen.

War wohl damals beim TNT zu TNT 2 ausschließlich gemacht worden.

[Gast]

ES GIBT KEINE MAGISCHEN TRANSEN DIE EINE SCHALTUNG SCHNELLER MACHEN!


Ein bisschen schon, allerdings eher mit umgekehrtem Ausgang. Es gibt unterschiedliche Libraries, beispielsweise mit unterschiedlicher Anzahl an Fins pro Transistor.
Allerdings bedeuten mehr Fins normalerweise eine bessere Kontrolle des Gates, damit ein cleaneres Signal und damit höhere Taktraten.
Mehr Fins machen aber auch den Transistor größer, und führen damit zu einer geringeren Density.

Deshalb erreichen Hochtaktdesigns auch fast nie der versprochenen Densities eines Prozesses, da diese Angaben immer für die kleinstmöglichen Transistoren eines Prozesses angegeben werden, diese aber auch jene sind die sich am schlechtesten Takten lassen.

Man kann auch mit mehr Transistoren bessere Taktbarkeit erreichen, einfach in dem man die Pipeline in mehr und kleinere Teile zerlegt. Schlussendlich hängt der maximal mögliche Takt immer am langsamsten Schritt in der Pipeline. Wenn man den nun in 2 die jeweils schneller fertig sind zerlegt erhöht man auch den möglichen Takt.
Das braucht mehr Transistoren, steigert jetzt aber auch nicht unbedingt die Density.

Eher wahrscheinlich ist, dass man durch besseres Routing den Bereich des Dead Silicon reduzieren konnte. Der IF-Cache ist z.B. ein Kandidat der von AMD immer genützt wird um „Lücken“ im Design zu füllen.

[Zossel]

Gemeint sind vielleicht Transistoren, die nicht Teil der Logikschaltung sind, sondern dazu dienen das Taktsignal möglichst synchron über den ganzen Chip zu verteilen. Stichwort: Clock Skew. Wenn das vernünftig gemacht ist kann die Logik näher an ihrem theoretischen Maximaltakt laufen. Solche Transistoren tragen zwar nichts zur Berechnung bei, helfen aber die ganze Schaltung stabil zu halten.

Mehr Transen im Clocktree saufen wie ein Loch, das wird schnell contraproduktiv.

Anden beiden Beispielen die ich gebracht haben kann man gut sehen wie man Transen für schneller höher weiter einsetzen kann.

[c4rD1g4n]

24 MB Grafikspeicher wären schon chic....gewesen....so 1997 ;)

[Leonidas]

Jo, das Original meinte L2-Cache und nicht VRAM. Mein Gedankenfehler.

[The_Invisible]

So eine Frechheit diese Ausage vom AMD-Mitarbeiter. Als ob die Boardpartner Schuld wären :D

Vor allem er weiß als GPU Chef nicht ob sie es machen oder nicht.

Bei NV würde es von so manchen Youtubern gleich das nächste Rant video geben...

[Exxtreme]

Was ist eine bessere Erklärung? (ernsthaft gemeinte Frage)

Es gibt das Konzept mit dem Namen "dark silicon".
https://semiengineering.com/knowledge_centers/low-power/techniques/dark-silicon/

Aber das sind keine "Massetransistoren". Das sind Schaltungen, die entweder abgeschaltet werden oder mit reduzierter Spannung/Taktfrequenz laufen damit der Chip noch sinnvoll zu kühlen ist.

[Immortal]

Mehr Transen im Clocktree saufen wie ein Loch, das wird schnell contraproduktiv.

Anden beiden Beispielen die ich gebracht haben kann man gut sehen wie man Transen für schneller höher weiter einsetzen kann.
Zusätzliche Transistoren, die im Betrieb, also nicht durch clock oder power gating abgeschaltet sind, brauchen ebenso Strom. Außerdem ist bei heutigen Technologien alleine die leakage schon für einen Großteil des Stromverbrauchs verantwortlich. (Sonst bräuchte man ja kein power gating.)

Die beiden angeführten Beispiele sind Elemente, die in jeder vernünftigen Standardzellbibliothek bereits zu finden sind. Das hatte AMD also bereits im Design und das alleine wird keinen Chip schneller machen.

Möglich wäre es, daß sie größere Funktionsblöcke "von Hand" designt und layoutet haben... das hat intel zumindest zu ihren guten Zeiten immer und erfolgreich gemacht. Allerdings hat AMD mal gesagt, daß sie sowas nicht mehr machen, weil sie lieber die schnellere Turnaround-Zeit haben wollen. Nochmal allerdings war diese Aussage von vor einigen Jahren zu Zeiten vor Zen und RDNA, wo die Designs von AMD nicht unbedingt marktführend waren...

Das würde aber trotzdem keine zusätzlichen Transistoren erklären... da wäre meine beste Idee auch nur ein besserer clock tree für höheren Takt, den sie mit xxx gating im Zaum halten.

[Gast]

Das hat Vorteile bei Erweiterbarkeit, Reparierbarkeit und Nutzungsdauer.Nur in der Theorie. Nicht mitbekommen, dass die neuen Module nicht in die bisherigen Sockel passen? Und selbst ohne dieses Argument ist CAMM2 nicht nur bei den Kosten ein eher fauler Kompromiss zwischen aufgelötet und SODIMM.