Diskussion zu: News des 29. Juli 2025

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-29-juli-2025

[Gast]

9060XT-8G 9060XT-16G
PCI Express 4.0 x8 –5,5% –1,6%
PCI Express 3.0 x16 –6,5% –2,0%

Unterschiedliche Werte trotz nominell gleicher Bandbreite? Messfehler oder Overhead?

[Blase]

Die zu sehenden Tendenzen zeigen dennoch darauf hin, dass zumindest die Radeon RX 9060 XT 16GB mit kleineren PCIe-Interfaces klar besser zurechtkommt als die GeForce RTX 5060 Ti 16GB – sowie natürlich beide 8-GB-Modelle.

Vielleicht stehe ich auf dem Schlauch, aber diesen Satz kann ich in der Tabelle nicht nachvollziehen.

Die 9060 XT 16GB verliert mehr als die 5060 Ti 16GB bei PCI Express 4.0 x8 (–1,6% für die AMD zu "lediglich" –1,1% für die nVidia). Mehr direkte Vergleichswerte der beiden Karten gibt die Tabelle nicht her...

Im Gegenteil lässt die Tabelle erahnen, dass die AMD hier mit der kleineren Speichergröße drastischer Abfällt als die nVidia. Denn die AMD verliert in der 8GB Variante bei PCI Express 3.0 x16 schon –6,5%, wo nVidia fast in identischem Ausmaß verliert (–6,8%) - dies allerdings bei nochmals halbierter Bandbreite bei PCI Express 3.0 x8...

MfG Blase

[Gast]

es wird weiterhin das IOD von Zen 4 verwendet

9XXX->Zen5

[Leonidas]

Vielleicht stehe ich auf dem Schlauch, aber diesen Satz kann ich in der Tabelle nicht nachvollziehen.

Erahnen ist das Stichwort - deswegen die Wortwahl "Tendenz". Die kleine Differenz von -1,1% zu -1,6% habe ich weniger beachtet, eher die größeren Abweichungen nach unten hin.

Und ja, erst der beiderseitige Test mit PCIe 3.0 x8 hätte Klarheit gebracht. Schade an dieser Stelle.

PS: Habe mir die Tabelle nochmals angesehen und stimme Dir zu: Der Satz passt nicht. Wurde (im direkten Wortsinn) gestrichen.


es wird weiterhin das IOD von Zen 4 verwendet
9XXX->Zen5

Auf was willst Du hindeuten? Ryzen 9000 bzw. Zen5 verwenden das IOD von Zen4, das ist korrekt.

[Grafikspachtel]

PCI Express 4.0 x8 –5,5% –1,6%
PCI Express 3.0 x16 –6,5% –2,0%
Unterschiedliche Werte trotz nominell gleicher Bandbreite? Messfehler oder Overhead?
Komisch.
PCI Express 5.0 x8 und
PCI Express 4.0 x16
sollten ebenfalls identisch sein, sind's aber nicht.

[Exxtreme]

Komisch.
PCI Express 5.0 x8 und
PCI Express 4.0 x16
sollten ebenfalls identisch sein, sind's aber nicht.

Sind sie auch nicht. Mit mehr Leitungen hast du eine höhere Granulität und kannst dadurch Latenzen besser verstecken.

[Gast]

Sind sie auch nicht. Mit mehr Leitungen hast du eine höhere Granulität und kannst dadurch Latenzen besser verstecken.

Demgemäß sollte PCIe 3.0 x16 besser abschneiden als PCIe 4.0 x8. Tut es aber nicht.

[Gast]

Unterschiedliche Werte trotz nominell gleicher Bandbreite? Messfehler oder Overhead?
Evtl. ist die 3.0-Implentierung nicht ideal und bringt nicht 100 % ihrer Spec?

[Lehdro]

Demgemäß sollte PCIe 3.0 x16 besser abschneiden als PCIe 4.0 x8. Tut es aber nicht.
Weil es eben nicht dasselbe ist. Da steckt schon mehr dahinter als nur eine Bandbreitenverdoppelung.
(https://pcisig.com/sites/default/files/newsroom_attachments/PCIe%204.0%20Blog.pdf)
Die beiden Faktoren werden wohl hauptsächlich dafür verantwortlich sein:
- kürzere Latenzen
- bessere Signalintegrität

PCIe 5.0 hat nochmals weniger Verluste.

[Gast]

Sind sie auch nicht. Mit mehr Leitungen hast du eine höhere Granulität und kannst dadurch Latenzen besser verstecken.

Genau umgekehrt, höhere Taktraten führen zu niedrigeren Latenzen, deshalb kann ein breiteres RAM-Interface nur die Bandbreite, nicht aber die Latenzen verbessern.

[Exxtreme]

Genau umgekehrt, höhere Taktraten führen zu niedrigeren Latenzen, deshalb kann ein breiteres RAM-Interface nur die Bandbreite, nicht aber die Latenzen verbessern.

Latenzen werden u.A. durch Leitungslängen und Leitungsqualität begrenzt. Deshalb hat z.B. DDR5 keine besseren Latenzen als DDR4 etc. Und die Leitungslängen und Qualität haben sich bei PCIe-Anschlüssen nie geändert. Zudem führen höhere Taktfrequenzen zu mehr elektromagnetischer Strahlung, was wiederum Störungen auslösen kann.

[bbott]

PCIE 3.0 hat auch ein schlechtes Brutto zu Netto Verhältnis.

[Zossel]

Genau umgekehrt, höhere Taktraten führen zu niedrigeren Latenzen, deshalb kann ein breiteres RAM-Interface nur die Bandbreite, nicht aber die Latenzen verbessern.

Daten werden auf DRAM Interfaces schon ewig und 3 Tage in Bursts/Transactions übertragen, daher kann man diese Aussage in dieser Pauschalität so nicht treffen.

[Zossel]

Latenzen werden u.A. durch Leitungslängen und Leitungsqualität begrenzt. Deshalb hat z.B. DDR5 keine besseren Latenzen als DDR4 etc. Und die Leitungslängen und Qualität haben sich bei PCIe-Anschlüssen nie geändert. Zudem führen höhere Taktfrequenzen zu mehr elektromagnetischer Strahlung, was wiederum Störungen auslösen kann.

Vergiss die Kabel, die alten SRAMs in DIP-Gehäusen die früher als externer Cache zu [45]86'er Zeiten als als Cache eingesetzt wurden hatten <=20ns Latenz.
Die parasitären Kapazitäten und Induktivitäten begrenzen eher den Takt.

[Orko]

Genau umgekehrt, höhere Taktraten führen zu niedrigeren Latenzen, deshalb kann ein breiteres RAM-Interface nur die Bandbreite, nicht aber die Latenzen verbessern.

Bitte nicht die Latenzen von PCIe und von (G)DDR-RAM auf diese Art vergleichen.

Zum einen gibt es den Anteil der Latenz, der durch die Datenübertragung über den physikalisch gewählten Kanal an sich entsteht, hier in beiden Fällen das Umladen von Leiterbahnkapazitäten. Für diesen Teil gilt: Je höher die Taktrate desto geringer die Latenz. Dieser Anteil der Latenz ist (soweit ich weiss) in beiden Fällen jedoch nicht der dominierende Part.

Dann gibt es den Anteil der Latenz der durch die Kodierung und Dekodierung entsteht, also die Art wie der Sender digitale Daten digital & analog verpackt, und der Empfänger diese dann auspackt und aufbereitet. Buffered Burst fällt z.B. in diese Kategorie.

Bei (G)DDR-RAM gibt es dann noch insbesondere die Latenz der Speicherchips an sich. Demultiplexen der Speicheradresse, Vorladen der Bitlines auf Spannunglevel 1/2, gemäß Speicheradresse Aufladen / Aktivieren der betroffenen Wordline, Umladen der Bitlines durch die gespeicherte Ladung, etc.

Soweit ich das Thema verstehe, ist dies der dominierende Part der RAM-Latenz. Viele Jahre lang wurden Prozessverbesserungen genutzt um auf der gleichen Chipfläche mehr Speicher unterzubekommen, und die Latenz (gemessen in nsec) wurde konstant gehalten. Rein technisch wären deutlich geringere Latenzen möglich, wenn dafür halt andere Kompromisse (Speichergranularität, Chipgrösse, Speichermenge pro Chip) eingegangen werden.

[Gast]

Der Ryzen 7 9700X gefällt mir. Könnte sich für mein kleines Office-System gut anbieten.

Ist schon bekannt, wie stark die iGPU werden soll?

[Leonidas]

Das X-Modell ist schon auf dem Markt. Die iGPU ist wie üblich 2 CU RDNA2.