Diskussion zu: News des 29. August 2025

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-29-august-2025

[Kriegsgeier]

Mit dem neuen CEO hat Intel nun ihr eigenes "Lisa" Moment. Man ist quasi momentan bei ZEN1

Somit vergehen gute 5-7 Jahre bis Intel wieder vollumfänglich dominieren kann.

Wobei hier ist die Betonnung auf KANN!

[Booby]

Ich hoffe echt für dich, dass es nur ein Troll-Versuch war.
Es gibt nicht die geringsten Anzeichen dafür, dass es bei Intel bergauf geht. Ich würde sogar wetten, dass sich Intels Umsatz in den nächsten zwei Jahren halbiert.
Etwas zu kopieren was der Mitbewerber seit Jahren kann, ist kein 'Zen-Moment'.

[Kriegsgeier]

Lunar Lake ist ein ZEN Moment! Guck mal den Lunar Lake an - da hat AMD nichts der Gleichen!

[Gast]

Mit dem neuen CEO hat Intel nun ihr eigenes "Lisa" Moment. Man ist quasi momentan bei ZEN1

Somit vergehen gute 5-7 Jahre bis Intel wieder vollumfänglich dominieren kann.

Wobei hier ist die Betonnung auf KANN!

Hier hat wohl einer Intel Aktien gekauft und redet sich schön, dass jetzt nun bald (schon mit dem nächsten Produkt!!) der Durchbruch kommt. Dabei hat sich Intel im letzten Jahrzehnt nun nicht gerade übermäßig viel, abseits von Notebook-Chips, getan. Das letzte große Release war AlderLake, aber auch das hat sich Leistung auf Kosten des Energiebugets genehmigt. Vielleicht kommt Intel mit NOVA-Lake endlich wieder auf Spur aber auch dann muss Intel hoffen das Ryzen6 nicht etwa noch gut wird.

Nicht falsch verstehen: der Markt kann ein Intel brauchen was sich aufgerappelt hat. Der Beweis dafür bleibt es aber bis dahin noch schuldig.

[dildo4u]

Lunar Lake hilft Intel nicht da sie damit ihre Fabriken nicht auslasten.

Intel ist ab 2024 im Minus dort machte sich die Fertigung bei TSMC bemerkbar.

[bad_sign]

Lunar Lake ist ein ZEN Moment! Guck mal den Lunar Lake an - da hat AMD nichts der Gleichen!

Richtig, ein sau teurer Chip ohne Marge, der trotz theoretisch fetter Vorteile nur marginal besser ist, als die Konkurrenz mit Standard billigen 4nm
Das sogar Intel so beeindruckt, es wird keinen Nachfolger geben

[greeny]

Nach Paypal-Ausfall: Europäische Alternativen zu Paypal geforder [Golem]
Ein "t" für die Forderung ;)

[Leonidas]

Hab dem Paypal das "t" geschenkt. Danke für den Hinweis!

[Hochzeit2]

Mit dem neuen CEO hat Intel nun ihr eigenes "Lisa" Moment. Man ist quasi momentan bei ZEN1


Bu Tan ist ne Null-Nummer.
Es hat seinen Grund, das die Kursexplosion bei Cadence erst stattgefunden hat, nachdem klar war das er die Firma verlässt.

Dazu darf man nicht ausblenden das schon bevor er CEO bei INTEL war er Einfluss dort hatte. Er ist einer der Lappen, die es für eine gute Idee hielten Jim Keller vorzeitig zu entfernen.

[Gast]

Also die Tabelle ist schon sehr irreführend. Grafikchips bestehen ja nicht nur aus SMs, die machen vielleicht 2/3 des gesamten Chips aus falls überhaupt. Und das Verhältnis zwischen Datacenter und Consumer wird sich hier auch deutlich unterscheiden.

[Leonidas]

Grafikchips bestehen ja nicht nur aus SMs, die machen vielleicht 2/3 des gesamten Chips aus falls überhaupt. Und das Verhältnis zwischen Datacenter und Consumer wird sich hier auch deutlich unterscheiden.

Grafikchips bestehen tatsächlich nicht nur aus SM. Aber angenommen Deiner eigenen Daten: Wenn nur 2/3 des Chips SM sind und ich hier Unterschiede in der SM-Dichte vom 2,5 bis 2,7fachen aufzeige - spielt dann das restliche Drittel des Chips noch eine *entscheidende* Rolle? Nein, mathematisch ausgeschlossen. Es reduziert das genannte 2,5 bis 2,7fache *etwas*, aber eben nicht entscheidend.

Und nebenbei ist es bei diesen Riesenchips eben eher so, dass die SM (+GPC) mehr als 2/3 des Gesamtchips belegen. Schau Dir GB100 an, da geht es eher in Richtung 80-85% für SM+GPC.

[Gast]

spielt dann das restliche Drittel des Chips noch eine *entscheidende* Rolle? Nein, mathematisch ausgeschlossen.


Ja weder mm²/SM noch die Transistoren pro SM machen damit irgendeinen Sinn. Und vor allem unterscheidet sich der Non-SM-Rest Signifikant zwischen Datacenter/Consumer, vermutlich sogar deutlich stärker als die SMs. Das einzige was zufällig stimmen könnte wäre das Verhältnis zueinander, aber das ist eben reiner Zufall wenn man nicht SM und "Rest of Chip" getrennt betrachtet.

Auch die Schlussfolgerung ganz unabhängig davon in wieweit die Zahlen stimmen ist einfach aus den Fingern gesogen. Ein Unterschied in der Transistorenzahl sagt überhaupt nichts über die Architekturunterschiede aus.

[Leonidas]

Du hast den Sinn der Rede nicht verstanden. Nochmal: Wenn SM-Anteil vom Chip 2/3, dann ist die 2,5fache Menge an SM eine sehr wohl beachtbare Kennzahl, kann *nicht* durch den Effekt des restlichen Drittels an non-SM-Fläche ausgeglichen werden. Einfach nur der Zahlenvergleich: Das eine wiegt das 2,5fache (+250%), das andere sind +50% mehr. Natürlich kann der Effekt der kleineren Zahl nicht die größere Zahl aufwiegen oder deren Effekt ins Gegenteil umkehren. Ergo: Auch wenn wir nicht genau wissen, wieviel vom Chip nun SM und wieviel non-SM ist, reicht die Angabe des 2,5fachen aus, um sicher zu wissen, dass es sich um einen entscheidenden Unterschied handeln. Mehr wollte ich auch nicht sagen - entscheidener Unterschied in den SMs.

[Gast]

Wenn SM-Anteil vom Chip 2/3, dann ist die 2,5fache Menge an SM eine sehr wohl beachtbare Kennzahl, kann *nicht* durch den Effekt des restlichen Drittels an non-SM-Fläche ausgeglichen werden.


Es ist aber nicht bei jedem Chip 2/3 der Fläche, das war nur ein Beispiel.


Mehr wollte ich auch nicht sagen - entscheidener Unterschied in den SMs.

Das sagt immer noch nichts aus inwiefern sich die Architektur unterscheidet, wenn zwischen 2 Chips irgendeine X-Beliebige Einheit in den SMs verdoppelt wird macht das einen großen Unterschied an Transistoren, aber nur einen minimalen in der Architektur.

[Gast]

Es ist aber nicht bei jedem Chip 2/3 der Fläche, das war nur ein Beispiel.


BTW gerade gesehen, dass du eh einen DIE-Shot von Blackwell in den News hast.

Die SMs machen sogar nur 40% des Chips aus, also näher an 1/3 SMs 2/3 Rest.

Bei GB202 sind es dagegen ca. 55% SMs, 45% Rest, unterscheidet sich also sehr deutlich. Damit erübrigt sich jeglicher Vergleich der SMs aufgrund der Gesamtgröße der DIEs.

[Leonidas]

Wo siehst Du 40%? Bei GB10 bitte nicht das CPU-Tile mitzählen!
https://www.3dcenter.org/news/news-des-28-august-2025

Ausgangsmaterial wäre hier eher GB100:
https://www.3dcenter.org/news/news-des-26-august-2025
Ich zähle da alles ab Level GPC zum Thema "eigentliche Recheneinheiten", die SMs sind da nur der Begriff, wonach das ganze abgerechnet wird. L2 gehört da natürlich auch mit dazu. Auf den ersten Blick sind das 80% des Chips. Aber natürlich irrt man sich da, real sind es 59% für GPC+L2 sowie 66%, wenn man die Gigathread-Engine noch mit hinzuzählt.

Ich sehe hierbei gerade einen Fehler meinerseits: Ich habe nicht klar ausgedrückt, dass ich *alle* Recheneinheiten zählen will, nicht nur die reinen SM. Es geht darum, Interfaces und Video/Media-Einheiten rauszulassen, das gesamte Rechenwerk zu zählen. Darauf basierend kann man dann sagen, wieviel SM man da jeweils reinbekommen hat. Es ist egal der Rechenweise immer noch ein massiver Unterschied in den Ansätzen zwischen Gaming-Blackwell und AI-Blackwell.

PS: Und dass dies über eine einzelne andere Funktion in den SMs passiert sein soll, ist doch arg unwahrscheinlich. 2x bis 3x größere SM dürften inhaltlich deutlich unterschiedlich sein, das ist nicht nur eine Funktion.

[Gast]

Wo siehst Du 40%? Bei GB10 bitte nicht das CPU-Tile mitzählen!
https://www.3dcenter.org/news/news-des-28-august-2025

Ausgangsmaterial wäre hier eher GB100:
https://www.3dcenter.org/news/news-des-26-august-2025


Genau den DIE-Shot hab ich genommen für GB100.


Ich zähle da alles ab Level GPC zum Thema "eigentliche Recheneinheiten", die SMs sind da nur der Begriff, wonach das ganze abgerechnet wird. L2 gehört da natürlich auch mit dazu.


Ja alles was zum GPC gehört, genau genommen ist ein SM auch nur ein Bauteil des GPC, aber auf diese Genauigkeit kann man mit niedrig aufgelösten DIE-Shots nicht runter gehen, und wie man erkennen kann sind die SMs eh fast alles vom GPC.

Und der L2 gehört da definitiv nicht dazu, der ist quasi eine Erweiterung vom Memory Controller.



Auf den ersten Blick sind das 80% des Chips. Aber natürlich irrt man sich da, real sind es 59% für GPC+L2 sowie 66%, wenn man die Gigathread-Engine noch mit hinzuzählt.


Wie gesagt ich zähle nur die GPCs. Die "Gigathread-Engine" zählt zum Fabric.


Ich sehe hierbei gerade einen Fehler meinerseits: Ich habe nicht klar ausgedrückt, dass ich *alle* Recheneinheiten zählen will, nicht nur die reinen SM.


Alle (GP) Recheneinheiten sitzen in den SMs, da gibts nichts außerhalb.


PS: Und dass dies über eine einzelne andere Funktion in den SMs passiert sein soll, ist doch arg unwahrscheinlich. 2x bis 3x größere SM dürften inhaltlich deutlich unterschiedlich sein, das ist nicht nur eine Funktion.

GB100 hat pro SM gegenüber GB202.

2x Load/Store
Zusätzliche 256kB Register/Cache
2x L1 Cache
Neuere/Größere Tensorcores
Keine RT-Cores

Klar dass das viel größer wird, ändert jetzt aber nichts großes an der Architektur, bis auf den Austausch der Tensorcores und das Weglassen der RT-Cores sind die SMs identisch. Der Rest sind Anpassungen sind einfach notwendig um die mächtigeren Tensorcores auch zu füttern.

Wenn man nur die Cudacores benützt und die Tensorcores ignoriert, wird sich Gaming-Blackwell und HPC-Blackwell praktisch identisch verhalten.

Aber wie schon ganz am Beginn gesagt, ob/wie die Zahlen jetzt stimmen ist eigentlich vollkommen egal, weil der Flächenbedarf einfach gar nichts über die Architektur aussagt. Wenn ich einfach mal alle Caches verdopple brauche ich massiv mehr Fläche ohne das geringste an der Architektur zu ändern.

[Leonidas]

Genau den DIE-Shot hab ich genommen für GB100.
...................

Ich erkenne an, dass man hier auch ganz andere Rechnungen machen kann. Ich habe in dem Augenblick meine Beobachtung kundgetan. Sie muß im Endeffekt nicht stimmen, es ist nur eine Beobachtung und auf dem Themenfeld gibt es wenig Diskussion, ergo werden wir es wohl nie genauer herausfinden.


Wenn ich einfach mal alle Caches verdopple brauche ich massiv mehr Fläche ohne das geringste an der Architektur zu ändern.

Das ist wahr bzw. habe ich das nicht bedacht.

[Scream]

Dies passt gut zur Grundaussage eines kürzlichen Artikel (https://www.3dcenter.org/zur-performance-der-kleinen-arrow-lake-modelle): Arrow Lake ist augenscheinlich auf eine Performance-Verbesserung in der Breite und nicht in der Spitze hin optimiert.

Die Verlinkung führt ins Nichts.

[Exxtreme]

Hier der richtige Link:
https://www.3dcenter.org/artikel/zur-performance-der-kleinen-arrow-lake-modelle

[Leonidas]

Die Verlinkung führt ins Nichts.

Sorry, hat den Link falsch gesetzt. Ist korrigiert. Richtiger Link ist:
https://www.3dcenter.org/artikel/zur-performance-der-kleinen-arrow-lake-modelle