Diskussion zu: News des 3. September 2025

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-3-september-2025

[Virtual]

Korrektur ...

Zitat: "PS: Die abgeforderte CPU mit AVX2-Unterstützung gibt es bei Intel ab "Sandy Bridge" und bei AMD ab "Bulldozer", liegt also weit tiefer als die nominelle Mindestanforderung."

Richtig wäre: "PS: Die abgeforderte CPU mit AVX2-Unterstützung gibt es bei Intel ab "Haswell" und bei AMD ab "Excavator", liegt also weit tiefer als die nominelle Mindestanforderung."

Sandy war AVX ohne 2. Ich hatte u.a. einen Sandy und habe noch einen Haswell-Rechner ;)

[Gast]

Ich erwarte, dass wir irgendwann etwas in dieser Richtung sehen:

Chip Split in mindestens drei Teile:
A. Graphics Compute Die (z.b. mit 32CU)
B. IO Die (PCIe, Displays, Video Decoder/Encoder) in verschiedenen Variationen wenn noetig
C. MC Die (Memory Controller + Infinity Cache) in verschiedenen Variationen

IO Variationen *
1.1 Mainstream PCIe5 x16, 1x HDMI, 3x DP
1.2 Lowend PCIe5 x8, 1x HDMI, 2x DP
2. Professional PCIe5 x16, 4x DP, 1x Type-C
3. HPC PCIe6 x16, UALink/InfinityFabric

MC Variationen *
1.1 512bit GDDR7, 128MB Cache (+4 GCD = 128CU)
1.2 384bit GDDR7, 112MB Cache (+3 GCD = 96CU)
2.1 256bit GDDR7, 64MB Cache (+2 GCD = 64CU)
2.2 192bit GDDR7, 56MB Cache (+2 teildeaktivierte GCD = 56CU)
2.3 128bit GDDR7, 32MB Cache (+1 GCD = 32CU)
3.1 256bit LPDDR5X, 32MB Cache (+1 GCD = 32CU)
3.2 192bit LPDDR5X, 24MB Cache (+1 teildeaktivierte GCD = 24CU)
3.3 128bit LPDDR5X, 16MB Cache (+1 teildeaktivierte GCD = 16CU)
4.1 6144bit HBM4, kein Cache (+6 GCD = 192CU)
4.2 4096bit HBM4, kein Cache (+5 GCD = 160CU)

* x.2 ist eine Teildeaktivierte Variante von x.1

Wenn man den Memory Controller mit den GCD (Graphics Compute Die) verheiratet muessten dieser ja auch diverse unterschiedliche Speicherinterfaces unterstuetzen.

[Limit]

Chip Split in mindestens drei Teile:
A. Graphics Compute Die (z.b. mit 32CU)

Multi-Chiplet GCD ist teuer und würde sich nur für High-End lohnen, aber wenn man die GCDs nicht für den Rest einsetzen kann, fehlt die Masse damit es sich rentiert.

B. IO Die (PCIe, Displays, Video Decoder/Encoder) in verschiedenen Variationen wenn noetig
Niemand braucht so viele IO-Die Varianten. Eine Chiplet für Grafikkarten, eins für HPC und Konsole/APUs integrieren es direkt im SoC.


C. MC Die (Memory Controller + Infinity Cache) in verschiedenen Variationen

Kann man machen, aber wieso? Die benötigte Bandbreite skaliert ähnlich wie die Rechenleistung und für AT0 einerseits und den Chips für die Instinct-Karten braucht man sowieso separate Chiplets, nicht nur wegen HBM, sondern auch weil die Instinct Chips das ganze Grafikzeug (TMUs, ROPs, Raytracing, ...) nicht brauchen. Daher macht die Kombi aus GCD+MC auf einem Chiplet durchaus Sinn.

Wenn man den Memory Controller mit den GCD (Graphics Compute Die) verheiratet muessten dieser ja auch diverse unterschiedliche Speicherinterfaces unterstuetzen.
Nicht wirklich. Die Rechenleistung bestimmt wie viel Bandbreite du brauchst und das bestimmt das Speicherinterface. Klar, ein Grafikkarte mit LPDDR-Speicher wäre ungewöhnlich, aber wen stört's, wenn es funktioniert.

[Gast]

Konsolen SOC und PC APU könnte man auch als eine Lösung ausführen, der Konsolen Chip hätte dann halt ungenützte PCIe Lanes.

[Gast Ritis]

"Alpha Trion" wurde von MLID in seinem "Broken Silicon 324" schon am 26. August genannt. Alle anderen Gerüchte bauen auf die Infos von MLID auf. Im Zweifel ist das keine Bestätigung sondern nur ein Ausschmücken.

Dass RDNA5 mit 128 SP pro CU aufwartet ist schon lange klar wenn man dem Gerücht glauben schenkt, dass die WGP bei der nächsten Gen aufgegeben werden.

Die WGPs waren im Kern nur dazu da um für 128 SPs einen gemeinsamen lokalen Cache zu generieren weil die UE5 Engine im Default 128 Dreiecke bzw. 128 Pixel in Chunks berechnet. Das kann man theoretisch als Developer anpassen, ist aber wohl nicht so effizient.

Wir kommen von GCN mit 4Takex16 als 64er SP in einer CU zu einer 1-Takt doppelten 32er in RNDA zu zwei solcher DualCU als WGP in 1-Takt nach Modeswitch mit 128 SPs.

Entweder eine CU hat künftig 128SPs oder der WGP oder DualCU müssen zusammen 128SPs erreichen.
Wird man sehen was da kommt, ist noch über 1 Jahr bis das mal relevant wird. Vermutlich wird man im Frühjahr langsam sicher sein wohin die Reise geht. Immer noch früh genug.

[Leonidas]

Richtig wäre: "PS: Die abgeforderte CPU mit AVX2-Unterstützung gibt es bei Intel ab "Haswell" und bei AMD ab "Excavator", liegt also weit tiefer als die nominelle Mindestanforderung."

Gefixt. Sorry, ärgerlicher Fehler. Habe schlicht die falsche Zeile gelesen.


Konsolen SOC und PC APU könnte man auch als eine Lösung ausführen, der Konsolen Chip hätte dann halt ungenützte PCIe Lanes.

Denke ich genauso. Ich habe es nur zur besseren Erläuterung extra eingezeichnet.

[Gast]

Multi-Chiplet GCD ist teuer und würde sich nur für High-End lohnen, aber wenn man die GCDs nicht für den Rest einsetzen kann, fehlt die Masse damit es sich rentiert.

Warum? Im Prinzip hast du das ja schon bei Ryzen und bei Intel CPUs. Bei Aktuellen Ryzen CPUs muesste man ja "nur" ein GCD an das IO Die "klatschen" welche MC und Schnittstellen etc. bereits mitbringt und schon waere man in dem Beispiel oben von 2CU auf 32CU skaliert. Wenn ich das Block Diagramm (https://cdn.wccftech.com/wp-content/uploads/2025/02/2025-02-28_3-28-27-Custom.png) richtig interpretiere, dann ist die GPU eh via Infinity Fabric "verdrahtet".

Mir ist klar das es nicht so einfach ist. Geht hier eher nur ums Prinzip.

[Limit]

Warum? Im Prinzip hast du das ja schon bei Ryzen und bei Intel CPUs.

GPU sind keine CPU. GPUs benötigen viel mehr Bandbreite, da sie viel mehr Daten gleichzeitig verarbeiten. Was bei CPUs kein großes Problem mehr darstellt, ist bei GPU schwierig und damit teuer.

Bei Aktuellen Ryzen CPUs muesste man ja "nur" ein GCD an das IO Die "klatschen" welche MC und Schnittstellen etc. bereits mitbringt und schon waere man in dem Beispiel oben von 2CU auf 32CU skaliert.
In dem Fall wäre es vermutlich effizienter die 2CU abzuschalten und nur das GPU-Chiplet zu nutzen. Das Problem liegt nicht bei der Kommunikation von CPU und GPU, sondern zwischen den GPU-Chiplets.

Wenn ich das Block Diagramm (https://cdn.wccftech.com/wp-content/uploads/2025/02/2025-02-28_3-28-27-Custom.png) richtig interpretiere, dann ist die GPU eh via Infinity Fabric "verdrahtet".
Infinty Fabric, wie es in Chips vorkommt unterscheidet sich in den sehr vielen wesentlichen Aspekten von dem was z.B. bei den Instinct-Karten genutzt wird um Chiplets zu verbinden.

Mir ist klar das es nicht so einfach ist. Geht hier eher nur ums Prinzip.
Technisch wäre es möglich. Das zeigen sowohl Apple als auch die AI-Beschleuniger von AMD und Nvidia, aber da wird es eben nur für teure Chips genutzt.

[Badesalz]

PaxRomana braucht AVX2. Lachkeks :usweet:

Welche Spiele hatten bisher explizit AVX(1) auf der Agenda?

[basix]

Konsolen SOC und PC APU könnte man auch als eine Lösung ausführen, der Konsolen Chip hätte dann halt ungenützte PCIe Lanes.
Denke ich genauso. Ich habe es nur zur besseren Erläuterung extra eingezeichnet.

Könnte man. Ist aber eher unwahrscheinlich. Die Konsolen-SoCs werden die CPU-Cores direkt integriert haben (bei PC APUs nicht zwingend) und vermutlich noch zusätzliche IP integriert haben (SSD streaming / decompression, Rückwärtskompatibilitäts-Zeugs, ...). Und da die Konsolen auf minimale Kosten fokussieren, wäre jeglicher Overhead ungünstig. Bei den Stückzahlen der Konsolen lohnt sich ein separates SoC-Chiplet schon.

[Leonidas]

Stimmt. Wegen der kleinen, aber feinen extra-IP wird es doch wieder ein extra SoC.

[Lehdro]

PaxRomana braucht AVX2. Lachkeks :usweet:

Welche Spiele hatten bisher explizit AVX(1) auf der Agenda?
AVX 1? Hunderte, wenn nicht gar Tausende.
Quasi alles mit halbwegs moderner UE4 und sowieso alles mit UE5. Fast alle Sony Ports und auch alle Games aus dem M$/XBOX Ökosystem. Viele der Eigenbrauerein mit eigener Engine und relativer CPU-lastigkeit sind auch zu nennen: neuere Paradox Games, Creative Assemblys Total War Reihe, Ubisoft mit der AnvilNext Engine, EA mit Frostbite...
Funfact: Diablo 2 Resurrected konnte bis zu einem Patch nicht ohne AVX unterstützende CPU gespielt werden - obwohl das Game bzw. die Engine mehr als ein Jahrzehnt älter ist, als die Befehlserweiterung.

AVX 2? Vielleicht ein paar dutzend bisher, bei vielen gab es Patches oder Mods, damit AVX1 reicht. Natürlich teilweise mit kleinen Performanceimplikationen. Beispiele:
Alan Wake 2
Unchartered 4
Starfield
Civ VII
Helldivers 2 (nachträglich reingepatched)
Hunt Showdown (nachträglich reingepatched)
Marvels Spider-Man 2
und mehr.

[Badesalz]

AVX 1? Hunderte, wenn nicht gar Tausende.Jein. Wer schrieb das schonmal extra in die Anforderungen? :)
Hab ich noch nie gesehen (beim Überfliegen, zugegeben)

[Leonidas]

Kaum jemals passiert - aber besser, als es nicht zu tun.

[Lehdro]

Jein. Wer schrieb das schonmal extra in die Anforderungen? :)
Hab ich noch nie gesehen (beim Überfliegen, zugegeben)
Kannst mal auf Steam drüberscrollen, gibt es häufiger als du denkst ("AVX support required"). Für Games aus dieser Zeitperiode hattest du einen Hardwarespread von Phenom II bis zu Skylake - womit dann ein Haufen CPUs ohne AVX aber mit entsprechendem Leistungsniveau einfach rausfallen. Man denke an Phenom II, Bloomfield oder Lynnfield. Hat alles kein AVX, ist aber stärker als viele Lowend AVX fähige CPUs.

Beispiel: Victoria 3 (https://store.steampowered.com/app/529340/Victoria_3/) von 2022.

[Gast]

Die offizielle Spielwebseite liefert die Systemanforderungen für "Anno 117: Pax Romana", dem am 13. November erscheinenden Aufbauspiel als 5. Teil der Anno-Serie.
Anno 1602, Anno 1503, Anno 1701, Anno 1404, Anno 2070, Anno 2205, Anno 1800 und nun Anno 117. Anno 117 sollte damit der 8.te Teil sein.

[Leonidas]

Anno 1602, Anno 1503, Anno 1701, Anno 1404, Anno 2070, Anno 2205, Anno 1800 und nun Anno 117. Anno 117 sollte damit der 8.te Teil sein.

Wo Du Recht hast .... es ist der 8. Teil. Gefixt.