Diskussion zu: News des 27./28. September 2025

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/news-des-2728-september-2025

[Gast]

Der Chip selber wird dann allerdings weiterhin unter einem einzelen Fertigungsverfahren hergestellt, alles andere dürfte auch schon organisatorisch schwer zu bewältigen sein (Chip mitten in der Reinraumphase von der einen zur anderen Fertigungsstraßen zu bewegen, welche eventuell nicht einmal im selben Gebäude liegt). Jene multiplen Optimierungspfade stehen bei TSMC ab der 3nm-Fertigung generell zur Verfügung.

Das ist der Normalzustand. Ein Wafer in einem modernen Prozess durchläuft um die 60-80 Belichtungsschritte und die werden nicht alle am selben Scanner durchgeführt sondern die Wafer zwischen Scannern transportiert.
Im selben Gebäude sollten die selbstverständlich schon sein.

[Leonidas]

Ok, gut. Also doch vielleicht machbar. Danke für die Richtigstellung.

Wird aber in dem Fall sicherlich nicht getan, es kommt alles aus demselben Prozess, nur die Designrichtlinien sind flexibel.

[amdfanuwe]

High-Yield hat die Infos schön zusammengefasst, aber was ist daran bemerkenswert?
Strix Halo und Packaging wurden schon im Januar nach der CES ausführlich beschrieben.
RDNA3 verwendete auch schon FanOut Package.
Das ZEN6 dieses Package für Ryzen und Venice benutzt ist auch schon lönger in der Diskussion.

Die Schlussfolgerung, dass das Cache Chiplet wieder oben drauf gestacked wird, erschließt sich mir nicht.
Sollte doch kein Problem sein neben den ganzen Spannungsversorgungen auch das Interface mittels TSV durch den Cache Chip zu leiten.

[Gast]

Die Schlussfolgerung, dass das Cache Chiplet wieder oben drauf gestacked wird, erschließt sich mir nicht.


Besser wäre das Cache-Chiplet gar nicht mehr zu stacken, sondern auch mit dem Fanout zu verbinden und neben das CPU-Chiplet zu packen.

[MD_Enigma]

Hab für meinen Bruder gerade eine ASUS 9070 für 535,43 mit Versand geholt (NBB). Denke der Preis geht in Ordnung für die untere Mittelklasse und kann die 4060 mit Garantie wieder verkaufen :) Die Super-Generation wird vermutlich nichts mehr am Verhältnis zur 5070 rütteln.

[Gast Ritis]

Denke auch das Video von High Yield zeigt die hübschen Die-Shots und jede Menge Info in einem Stück, welche vorher aber schon übers Netz verteilt komplett so zu finden war.

Braucht denn der schnelle Strix-Halo überhaupt zusätzlichen 3d-V-Cache? Der hat doch den Infinity Cache auch auf dem I/O und es stört nicht dass der über Fan-Out angebunden ist, bei Navi31 hat auch niemand gemeckert.

Der L2/L3 einer CPU selbst kann mit jedem Shrink schon etwas grösser werden. Irgendwann ist da auch "diminishing return" wenn der Rest von der CPU nicht allzu lahm ist.
HighYield hat ja noch aufgezeigt, dass die klassischen Ryzen Chiplets vs. EPYC ein etwas zu schmales IF-Serdes haben. Mit Fan-Out wäre das Problem neben der Latenz ja auch erledigt. Dann doch lieber gleich günstigeren stacked MALL-Cache auf dem I/O der eh nicht so heiss wird und wo noch viel Platz ist, so 256MB wären nett. :D

[Lehdro]

Besser wäre das Cache-Chiplet gar nicht mehr zu stacken, sondern auch mit dem Fanout zu verbinden und neben das CPU-Chiplet zu packen.
Nö, da die Technik auch im Server einsetzbar sein muss und da ist Platz auf dem Substrat deutlich knapper. Stapeln ergibt schon Sinn, gerade wenn es wie bei Zen 5 gelöst ist, da die technischen Kompromisse äußerst gering sind.

Denke der Preis geht in Ordnung für die untere Mittelklasse
Du hast eine komische Vorstellung von "untere Mittelklasse". 9070er sind für mich schon (untere) Oberklasse. Mittelklasse wäre eher 9060 XT / 5060 Ti.

Einsteiger (5050/9060 non XT, bis 250€) -> Mittelklasse (5060 -> 5060 Ti/9060 XT, ab 250€ bis 500€) -> Oberklasse (5070/9070 -> 5070 Ti/9070 XT, ab 500€ bis 1000€) -> Highend (5080, ab 1000€) -> Enthusiast (5090, ab 1500€). Mittelklasse und Oberklasse kann man immer aufdröseln in zwei Unterkategorien, weil die Preis und Performancespannen schon recht weit auseinander gehen.

[MD_Enigma]

Bei NVidia hab ich das immer so gesehen:
x050 nicht-gaming-relevant
x060 Einsteiger (niedrigste Details)
x070 untere Mittelklasse (Brot-und-Butter mit mittleren bis hohen Details)
x080 obere Mittelklasse (Preis-Leistung mit hohen Details ggf. einzelne Abstriche)
x090 High-End (Leistung um jeden Preis, regler auf Anschlag)

Das hab ich mal frech rübergezogen: Das Pendant zur 5070 ist die 9700.

Du hast recht, dass es dafür keine "normierte" Bezeichnung gibt und die Preise aktuell gewürfelt werden. Ich hab mich damit abgefunden, weil das Gehalt über-proportional gestriegen ist. Scheiss drauf.

[Oranje7]

(zwei CCDs mit einem extra großen iGPU/SoC-Tile)


Wieso wird eigentlich auf biegen und brechen immer das Intel wording verwendet?
Benutze doch bitte die Wörter des Herstellers und nicht die Erfindung des Konkurenten

[Leonidas]

Das war wahrscheinlich nur wegen der Vermeidung zu vieler gleicher Begriffe für dasselbe (jedenfalls nicht bewußt). Ich hab es dennoch abgeändert, in diesem Fall passt die non-Intel-Wortwahl besser.

[Gast]

Wieso wird eigentlich auf biegen und brechen immer das Intel wording verwendet?


Weil es Sinn macht und den technischen Unterschied verdeutlicht. Nur weil der eine oder andere Hersteller einen Begriff als erstes verwendet hat macht es ihn nicht schlecht.

[Lehdro]

Weil es Sinn macht und den technischen Unterschied verdeutlicht. Nur weil der eine oder andere Hersteller einen Begriff als erstes verwendet hat macht es ihn nicht schlecht.
Ich weiß gar nicht wo ich da anfangen soll:
1. Es ist inkonsistent.
2. Es verwirrt.
3. Herstellerspezifische Bezeichnung zu verwenden ist recht einfach & klar.
4. Alternativ halt die technische/allgemeine Oberbezeichnung benutzen.

Aber niemals den Marketingbegriff von Firma A für Firma B benutzen!

Jeder: Chiplets Intel: Tile
Jeder: SMT Intel: Hyper Threading
Jeder: Resizeable BAR AMD: Smart Access Memory
Jeder: GAA FET Intel: Ribbon FET
Jeder: FinFET Intel: Tri-Gate
usw

[Gast]

Ich weiß gar nicht wo ich da anfangen soll:
1. Es ist inkonsistent.
2. Es verwirrt.
3. Herstellerspezifische Bezeichnung zu verwenden ist recht einfach & klar.
4. Alternativ halt die technische/allgemeine Oberbezeichnung benutzen.



Genau umgekehrt, es ist genauer/eindeutiger.

Chiplet sagt erstmal nur aus dass es sich um eigenständige Chips handelt.
Tiles sind implizit auch Chiplets, sagt aber zusätzlich aus dass diese direkt nebeneinander liegen und miteinander verbunden sind.
Jedes Tile ist auch ein Chiplet, aber nicht jedes Chiplet ist ein Tile, Chiplet ist die Übermenge und Tile eine Präzisierung von diesem.

Daher sollte man Tile verwenden wenn es angebracht ist, da es mit nur einem Wort, welches noch dazu kürzer ist mehr Informationen liefert als das generische Chiplet.

[Lehdro]

Daher sollte man Tile verwenden wenn es angebracht ist
Intel Tile: Immer auf Base Tile.
AMD "Tile": Ohne Base Tile.
Aha.

Niemand außer Intel benutzt "Tile", aber alle Chiplets - egal wie weit die voneinander entfernt sind (siehe M1 Ultra). Bei Angabe der Anbindung gibt es dann logische Schlußfolgerungen wo genau die Chiplets zueinander sitzen (ob 2D, 2.5D, 3D - oder Distanz etc).

[Gast]

Intel Tile: Immer auf Base Tile.


Nicht immer, EIMB benutzt kein Basetile.


AMD "Tile": Ohne Base Tile.


Auch AMD hat Produkte mit Interposer


Niemand außer Intel benutzt "Tile", aber alle Chiplets - egal wie weit die voneinander entfernt sind (siehe M1 Ultra).


Mir ist nicht bekannt dass Apple jemals den Ausdrück Chiplets benutzt hat.

Der Begriff Tile kommt ja nicht ungefähr, Tile heißt Fliese, weil die einzelnen Chiplets wie Fliesen mit nur einem geringen Spalt nebeneinander angeordnet sind.

Nur weil Intel vielleicht die ersten waren die diesen genaueren Begriff benutzt haben muss man ihn nicht verteufeln.

[Gast Ritis]

Bei Strix-Halo sind die Chiplets auch so schön nebeinander gelegt wie bei einem Fliesenspiegel. Da könnte man auch von Tiles, also Kacheln sprechen.

Manoman, also man muss das wirklich nicht so absurd trennen. Sprache lebt nunmal, wichtig ist doch dass man das richtige Bild vor Augen bekommt und nicht kategorisch nach Herstellern trennt. Sowas albernes auch.

[Gast]

Bei Strix-Halo sind die Chiplets auch so schön nebeinander gelegt wie bei einem Fliesenspiegel. Da könnte man auch von Tiles, also Kacheln sprechen.


Genau darum geht es doch es wurde ja kritisiert, Strix Halo als Tiles zu bezeichnen "weil es is ja AMD und Tiles sind ja ganz klar von Intel patentiert".

[Rabiata]

Besser wäre das Cache-Chiplet gar nicht mehr zu stacken, sondern auch mit dem Fanout zu verbinden und neben das CPU-Chiplet zu packen.
Nachdem, was ich an anderer Stelle so lese und höre, machen elektrische Verluste beim Transport der Daten von A nach B mittlerweile einen erheblichen Teil des Stromverbrauchs aus. Und das schon über Distanzen von wenigen Millimetern. Stacken könnte von daher die Zukunft sein, weil es Recheneinheiten und Cache näher zusammen bringt.

[Gast]

Nachdem, was ich an anderer Stelle so lese und höre, machen elektrische Verluste beim Transport der Daten von A nach B mittlerweile einen erheblichen Teil des Stromverbrauchs aus.


Nicht mittlerweile das war schon immer so. Deshalb verbaut man auch mehrere Level an Caches, Register usw. um den Datentransport so weit es geht zu minimieren. Dabei geht es nicht nur über Chipgrenzen hinweg, sondern vor allem auch innerhalb des Chips.

Das war auch der Hauptgrund warum Nvidias Maxwell plötzlich so viel effizienter war trotz identischem 28nm Prozess, bzw. warum Fermi zum Thermi wurde. Der enorme Traffic über den Fabric hat den Chip so stark überlastet, dass es quasi keine vollständig funktionstüchtigen gab. Und seit Maxwell ist jeder GPC quasi seine eigene unabhängige GPU für sich die alleine arbeiten kann, und der Traffic zwischen den GPCs ist minimal.

[Lehdro]

Nicht immer, EIMB benutzt kein Basetile.
Auch AMD hat Produkte mit Interposer
Cool, du weichst also deine super präzise Bezeichnung selber auf. Intel nennt Chiplets einfach Tiles, völlig egal wie diese angebunden sind. AMD nennt Chiplets Chiplets, völlig egal wie diese angebunden sind.

Mir ist nicht bekannt dass Apple jemals den Ausdrück Chiplets benutzt hat.
Bei den Jobausschreibungen damals haben sie es explizit so bezeichnet. Ansonsten benutzt Apple auch eigenes Wording für deren Produkte, gut festgestellt.

Der Begriff Tile kommt ja nicht ungefähr, Tile heißt Fliese, weil die einzelnen Chiplets wie Fliesen mit nur einem geringen Spalt nebeneinander angeordnet sind.
Das sieht Intel aber anders. Rückblickend wird ein Haswell mit PCH auf dem Substrat auch als Tile bezeichnet:
first from our client processor, Haswell, which packaged separate processor and supporting chip set tiles
Quelle (https://medium.com/intel-tech/building-intels-next-gen-client-architecture-one-tile-at-a-time-f1c0f63dc6e1): Wilfred Gomes, Intel Fellow, Microprocessor Design and Technologies & Slade Morgan, Sr Principal Engineer
Intel nimmt deine Zuordnung mit der Lokalität also selber nicht so genau, wenn man sich das entsprechende Produkt mal so anschaut (https://www.computerbase.de/artikel/prozessoren/intel-broadwell-vs-haswell-notebook-medion-akoya-e7416-test.47977/).

Nur weil Intel vielleicht die ersten waren die diesen genaueren Begriff benutzt haben muss man ihn nicht verteufeln.
Intel hat den Begriff extra geprägt weil sie marketingtechnisch eine Unterscheidung zu AMD wollten, weil sie den Chipletansatz vorher heruntergeredet hatten. Intel benutzt Tile analog zu Chiplet und stellt KEINE Unterscheidung bei der konkreten Anordnung zueinander dar.

[Gast]

Ihr seid völlig gaga. Wer seid ihr eigentlich, dass ihr glaubt, Produktnamen nach Gutdünken umgestalten zu dürfen? Wenn Intel seine Dinger Tiles nennt, dann sind es eben Tiles. Punkt.

Zur Erinnerung: Das Wort „Chiplet“ ist kein AMD-Erfindungstrick, sondern uralt. Es taucht schon 1873 im Oxford English Dictionary auf – ganz allgemein als „kleines Stückchen“. [OED]
1985 listet Merriam-Webster die erste moderne Verwendung. [Merriam-Webster]
In Patenten ab 1969 wird „chiplet“ bereits für Display-Treiber-Bausteine genutzt. [EE Times: Chiplets: A Short History]
Und die heute übliche Verwendung als Bezeichnung für modulare Prozessor-Dies? Die geht auf 2006 zurück, im Umfeld von RAMP (Research Accelerator for Multiple Processors) an der UC Berkeley – also lange bevor AMD das Wort ins Marketing hobelte. [Wikipedia / RAMP Project]

Fazit: Chiplet ist ein generischer Fachbegriff. Intel hat für seine Produkte bewusst ein anderes Label – Tiles – gewählt. Und das ist eben deren Markenentscheidung. Dass man hier im AMD-Fanclub lieber schwammige, ungenaue Sammelbezeichnungen pflegt, wundert natürlich niemanden.

[Exxtreme]

Auch "Tiles" ist ein komplett generischer Begriff. :)

[Lehdro]

Ihr seid völlig gaga. Wer seid ihr eigentlich, dass ihr glaubt, Produktnamen nach Gutdünken umgestalten zu dürfen? Wenn Intel seine Dinger Tiles nennt, dann sind es eben Tiles. Punkt.
Es geht darum das man den Intel Produktnamen für eine AMD Implementation benutzt hat, anstatt einfach das generische Wort zu benutzen, das auch AMD nutzt.
Dass man hier im AMD-Fanclub lieber schwammige, ungenaue Sammelbezeichnungen pflegt, wundert natürlich niemanden.
Es geht literally um ein AMD Produkt in der News. Also kann man auch deren Fach/Markentermini ODER halt die Allgemeinbegriffe nutzen, aber doch nicht Intels Kram.

[Grafikspachtel]

Intel nennt Chiplets einfach Tiles [...], AMD nennt Chiplets Chiplets.

Wenn Intel seine Dinger Tiles nennt, dann sind es eben Tiles. Punkt.

Auch "Tiles" ist ein komplett generischer Begriff. :)

Sorry, aber Ihr liegt alle falsch.
Der korrekte Fachterminus lautet GLUED-TOGETHER™

https://www.techpowerup.com/img/QhA6gdonrmBT27fr.jpg
https://www.techpowerup.com/img/96vIsCsyN2OasUHT.jpg

[Lehdro]

Sorry, aber Ihr liegt alle falsch.
Der korrekte Fachterminus lautet GLUED-TOGETHER™

Da liegst du wohl 100% richtig. Das haben immerhin beide schon benutzt.