Diskussion zum Artikel "DDR2-Speicher aus Intel- und AMD-Sicht"

[Leonidas]

Hier ist der Link. (http://www.3dcenter.org/artikel/2003/04-03.php)

[mapel110]

guter artikel.
leider weiss man halt nicht, wie der takt beim k8 nun zustande kommt. und man weiss auch nicht, wie flexibel der speichercontroller auf anders getakteten ram reagiert.
aber die vermutung im artikel erscheint mir realistisch.
imo würde sich es AMD sonst mit zuvielen liebgewonnen kunden verscherzen.

[2B-Maverick]

Vor allem basiert der Artikel auf der Annahme, das AMD beim Single-Channel-Interface bleibt.

Würde AMD zum DualChannel des Opterons greifen - der ja ausreichend validiert sein sollte und zozusagen bloß grünes Licht bekommen müsste - dann wäre wieder Parität da zwischen den beiden grossen Herstellern.

[x-dragon]

Originally written by Leonidas
... In dem Augenblick, wo DDR2 höhere Taktraten als DDR1 erreicht, werden diese relativ höhere Latenzen durch den höheren Takt natürlich wieder ausgeglichen, die reine Latenzzeit wird dann wieder gleich zu DDR1. ... Ist der letzte Satzteil so richtig? Hört sich für mich zumindest etwas seltsam an.

Aber auf jeden Fall ein sehr interessanter Artikel :).

[GloomY]

Originally posted by X-Dragon
Ist der letzte Satzteil so richtig? Hört sich für mich zumindest etwas seltsam an.DDR-II hat bei gleichem Takt schlechtere Latenzen als DDR-I. Wenn man den Takt nun gegenüber DDR-I erhöht, sinkt dadurch die absolute Latenz, weil ein Takt bei DDR-II nun mal kürzer ist als bei DDR-I. Irgendwann erreicht man dann den Punkt, bei dem DDR-I und II genau gleich lange brauchen, um beliebige Daten der CPU zu liefern.

Naja, ich muss auch erstmal die fertige Version durchlesen...

[x-dragon]

Originally posted by GloomY
DDR-II hat bei gleichem Takt schlechtere Latenzen als DDR-I. Ok, das ist soweit klar.
Wenn man den Takt nun gegenüber DDR-I erhöht, sinkt dadurch die absolute Latenz, weil ein Takt bei DDR-II nun mal kürzer ist als bei DDR-I. Irgendwann erreicht man dann den Punkt, bei dem DDR-I und II genau gleich lange brauchen, um beliebige Daten der CPU zu liefern. ... Achso die Latenz wird geringer um so höher der Takt ist. Aber durch den höheren Takt würden doch die Daten schneller zur CPU kommen, oder in wie weit hängt das jetzt mit der Latenz zusammen?

[Tarkan]

Hi,

ein sehr guter Artikel. Allerdings sollte mann auch bedenken, daß die Mainboards auch eine große Rolle spielen werden. Immerhin muß der Speicher immer noch über daß Mainboard mit dem CPU verbunden werden. So lange die Speicher- Module nicht auf den Mainboards aufgelötet werden, wird es noch eine ziemliche Zeit dauern bis solche Frequenzen ereicht werden. Ohne hin kommt es ja auch deshalb immer mehr, vor daß Chipsatz Hersteller weg von Single- Channel hin zu Dual- Channel neuerdings sogar zu Quadro- Channel übergehen. (SIS) Deshalb wird es noch einiges an Zeit Brauchen um aus performance Gründen zu DDR2 Modulen greifen.

MfG,

Tarkan

[GloomY]

Originally posted by X-Dragon
Achso die Latenz wird geringer um so höher der Takt ist.
Die Latenz ist eine Zeitspanne, die in einer multiplen Forum von Takten angegeben wird.
Beispielsweise braucht ein Speicher 8 Takte, um Daten einer beliebige Stelle im RAM zu liefern.
Ein Takt bei 200 MHz dauert 5 ns, ein Takt bei 250 MHz ist nur noch 4 ns lang. Also braucht ein Speicher, der mit 250 MHz getaktet ist und 10 Takte Latenz braucht (4 ns * 10 = 40 ns) genau gleich lang wie ein Speicher, der mit 200 MHz getaktet ist und 8 Takte Latenz hat (5ns * 8 = 40 ns).
Originally posted by X-Dragon
Aber durch den höheren Takt würden doch die Daten schneller zur CPU kommen, oder in wie weit hängt das jetzt mit der Latenz zusammen? Ein höherer Takt bringt eine geringere Latenz (weil die einzelnen Takte nun kürzer sind) und einen höheren Durchsatz (weil es nun mehr Takte pro Sekunde sind).

[x-dragon]

Originally posted by GloomY

Die Latenz ist eine Zeitspanne, die in einer multiplen Forum von Takten angegeben wird.
Beispielsweise braucht ein Speicher 8 Takte, um Daten einer beliebige Stelle im RAM zu liefern.
Ein Takt bei 200 MHz dauert 5 ns, ein Takt bei 250 MHz ist nur noch 4 ns lang. Also braucht ein Speicher, der mit 250 MHz getaktet ist und 10 Takte Latenz braucht (4 ns * 10 = 40 ns) genau gleich lang wie ein Speicher, der mit 200 MHz getaktet ist und 8 Takte Latenz hat (5ns * 8 = 40 ns).
Ein höherer Takt bringt eine geringere Latenz (weil die einzelnen Takte nun kürzer sind) und einen höheren Durchsatz (weil es nun mehr Takte pro Sekunde sind). Ahja danke jetzt hab ich es endlich verstanden :).

[BlackBirdSR]

wie wirkt sich das Fehlen von Critical Word First aus?

Liege ich da richtig, dass mit CPU-Prefetch und größeren Cachelines die zusätzlichen Wartezyklen nicht mehr so stark ins Gewicht fallen?

[avalanche]

Ich finde den Artikel auch sehr gut.
Irgendwie kann ich mir das garnicht richtig vorstellen, keine Multiplikatoren, Teiler und keinen FSB mehr zu haben... Dann müssen ja alle anderen Takte festeingestellt sein (bzw. man müsste sie alle einzeln festlegen können)... Also AGP-, PCI-Takt, usw. Und ja auch der Prozessortakt - aber das könnte AMD ja ähnlich mit Brücken machen, wie man ATM den Multiplikator festlegt. Komisch/Ungewohnt ist die Vorstellung aber schon.

[x-dragon]

Originally posted by avalanche
Ich finde den Artikel auch sehr gut.
Irgendwie kann ich mir das garnicht richtig vorstellen, keine Multiplikatoren, Teiler und keinen FSB mehr zu haben... Dann müssen ja alle anderen Takte festeingestellt sein (bzw. man müsste sie alle einzeln festlegen können)... Also AGP-, PCI-Takt, usw. Und ja auch der Prozessortakt - aber das könnte AMD ja ähnlich mit Brücken machen, wie man ATM den Multiplikator festlegt. Komisch/Ungewohnt ist die Vorstellung aber schon. Warum sollte man den PCI/AGP-Takt normal ändern wollen? Der kann doch ruhig fest eingestellt sein.

[Leonidas]

Originally posted by GloomY

Die Latenz ist eine Zeitspanne, die in einer multiplen Forum von Takten angegeben wird.
Beispielsweise braucht ein Speicher 8 Takte, um Daten einer beliebige Stelle im RAM zu liefern.
Ein Takt bei 200 MHz dauert 5 ns, ein Takt bei 250 MHz ist nur noch 4 ns lang. Also braucht ein Speicher, der mit 250 MHz getaktet ist und 10 Takte Latenz braucht (4 ns * 10 = 40 ns) genau gleich lang wie ein Speicher, der mit 200 MHz getaktet ist und 8 Takte Latenz hat (5ns * 8 = 40 ns).



Hab mir mal erlaubt, das mit in den Artikel reinzuverwursten.

[Leonidas]

Zur Speicher-Ansteuerung beim K8:


Ich persönlich denke, daß die Ansteuerung weiterhin das Mobo macht, nur die Datenübertragung kommt direkt vom Prozessor aus. Sprich: Das Mobo fragt das SPD ab, legt gemäß den BIOS-Einstellungen des Nutzers die Taktrate und die Timings fest, meldet das zur CPU und diese fängt dann an, mit diesen Werten zu arbeiten. Es wäre wohl Wahnsinn, diese Funktion in die CPU zu verlagern, weil diese dann für jedes einzelne Timing verantwortlich wäre, was nur Kompatibilitätsproblem en masse hervorrufen würde.

[GloomY]

Originally posted by BlackBirdSR
wie wirkt sich das Fehlen von Critical Word First aus?Fehlen? Hab' ich was verpasst? ???

Ist doch bei DDR-II immer noch vorhanden, oder irre ich mich da?
Originally posted by BlackBirdSR
Liege ich da richtig, dass mit CPU-Prefetch und größeren Cachelines die zusätzlichen Wartezyklen nicht mehr so stark ins Gewicht fallen? Eigentlich ist FCW wichtiger, je größer die Cache Lines sind, wenn ich das richtig verstanden habe.
Originally posted by Leonidas
Hab mir mal erlaubt, das mit in den Artikel reinzuverwursten. Jaja, passt schon :D

[BlackBirdSR]

Originally posted by GloomY
Fehlen? Hab' ich was verpasst? ???

Ist doch bei DDR-II immer noch vorhanden, oder irre ich mich da?
Eigentlich ist FCW wichtiger, je größer die Cache Lines sind, wenn ich das richtig verstanden habe.


ich hatte gedacht, dass dies in der DDR2 Spezifikation ruasgeflogen ist, kann mich aber irren.

[Unregistered]

Hi,

mit den höheren Latenzzeiten steht Ihr aber im direkten Widerspruch zu einem c´t Artikel. Dort steht, dass DDR2 geringere Latenzzeiten haben wird als DDR1.

[x-dragon]

Originally posted by Unregistered
Hi,

mit den höheren Latenzzeiten steht Ihr aber im direkten Widerspruch zu einem c´t Artikel. Dort steht, dass DDR2 geringere Latenzzeiten haben wird als DDR1. Und wo soll das stehen?