NV40 und R4(5)00 Gerüchte von gamestar

[egdusp]

Gamestar: http://www.gamestar.de/news/hardware/12724/
Angeblich sollen NV40 und R500 (der von GS noch als R400 geführt wird) 8-16MB EDRAM haben.

Quelle: eigene Recherche.
Ich halte zwar von der Hardwarekompetenz der GS nicht besonders viel, aber als größtes euopäisches Spielemagazin haben sie sicher gute Informationsquellen.
Ich habe davon (EDRAM) auch noch nie vorher gehört, außer in Verbindung mit wahnwitzigen Specs.
Gibt es glaubwürdige Gerüchte darüber (CMCKRL und Konsorten)?.

mfg
egdusp

[mapel110]

nö, es gab vor ein paar monaten mal das gerücht afaik aus irgendeinem forum, dass der nv40 edram hätte.

das wurde damals mit argumenten förmlich auseinander genommen und als fake abgehackt. sollte man hier wohl auch tun ;)

[WeyounTM]

Würde mich jedenfalls auch nicht wundern, wenn die Infos der GS eben auch aus diesem Fake stammen ;) ! Die diesbezüglichen Diskussionen haben das (/edit = EDRAM) ja auch schon hinlänglich als Wunschdenken klassifiziert.

[robbitop]

eDRAM wird sicher erst später seinen Einzug halten, denn grössere Mengen onDie eDRAM kosten einfach zu viele Transistoren. Offizielle Angabe NV40: 150Mio Transistoren (auf conference Calls sagte jmd was vom Durchbruch der 200Mio Trans Grenze, ob der NV40 gemeint ist, bleibt ungewiss). 16MB würden vermutlich nicht mal für einen Framebuffer ausreichen, es sei denn, man würde statt der PseudoFB Compression mal eine gute aber verlustbehaftete Kompression einführen.
Dann wären 16MB ungefähr angemessen. Frühestens 2005 denke ich mal.
Weiterhin besitzen aktuelle RAM Hersteller noch nicht über genügend Know How, um in 0,13µ SOI mal eben 16MB eDRAM bei >500Mhz einzubauen. Soetwas braucht eine längere Entwicklungszeit.
Gamestar hat offenbar noch nicht einmal etwas vom R360 oder gar vom Loci Projekt mitgeschnitten..

[Richthofen]

@robi

wo steht die offizielle Angabe zu den 150 Mio Transistoren beim NV40?
Hast du da nen Link?

Das wundert mich schon, da der Michael Hara auf der Technologiekonferenz der Deutschen Bank am 14. Mai davon gesprochen hat, dass die 200 Mio Transistormarke sehr bald geknackt wird.
Nvidias Pläne selber waren immer - Transistorzahle bei jeder neuen Generation zur alten verdoppeln. Nun ich glaube nicht, dass es 260 werden aber mit deutlich mehr als 150 hat ich schon gerechnet.
Klar hat M. Hara nicht gesagt, dass es der NV40 ist aber er hats irgendwie so komisch betont. Das hat mich dann bisserl gewundert.

[robbitop]

@RH
sorry, nee nich offiziell
is schon so lang her ;)

also es gab gewisse Meldungen, dass eben der NV40 gannz stark auf der NV3x Architektur basiert. Diese Innovative Architektur wird nun eben ziemlich aufgebrätselt

"NV40
Certain: Expected tape-out in July @ IBM w/ 0.13u SOI, expected announcement @ Comdex, expected avaibility at year end
PPP ( Programmable Primitive Processor ) , PS3.0. & VS3.0.
Probable: 8 pipelines with 2 FPUs/pipeline
Unsure: TBDR?" so sagt es GPU_RA

200Mio Transistoren könnte auch sein, aber eDRAM glaube ich ehrlich gesagt weniger dran.

[Richthofen]

e-DRAM glaub ich auch in keinem Fall. Zumindest mal nicht in der Größe wie da rumerzählt wird.

Mich wundert es halt nur das der M.Hara diese 200 Mio erwähnte, die bisher nie im Raum standen.
In solchen Konferenzen und Vorträgen vor Investoren und Analysten versucht man immer viele Informationen äußerst unterschwellig rüberzubringen. Der normale Leser würde viele Dinge total überlesen. Man kann nicht mit den News so rausprallen, dass es jeder gleich weiss. Das will man gegenüber der Konkurenz nicht und außerdem soll jeder seine Investitionsentscheidung auf eigener Analyse der Informationen treffen. Wenn man nun mit allem gleich rausplaudert, dann würden die Banken etc.. ja nix mehr verdienen, weil jeder Hanswurst das dann schnallen würde und kaufen bzw. verkaufen würde. Man ist auf die großen Investoren, die ja auch irgendwo Geldgeber sind angewiesen und insofern ist man da immer bemüht die Junx so gut wie möglich zu informieren aber eben äußerst geschickt und redegewand, so dass es nicht so offensichtlich ist. Deswegen muss man jede Kleinigkeit die die da sagen auf die Goldwage legen. Die Vorträge werden in aller Regel vorher bis zum Erbrechen durchgespielt. Es kommt wirklich nur ganz ganz selten vor, dass sich da einer verplappert und Infos etwas tollpatschig rüberbringt.

Es ging da in dem Gespräch gerade darum, wie man denn die Situation zu anderen Konkurenten als ATI sieht, da man ja immer erzählt, dass die Einstiegsbarrieren so hoch sind und da hat der M.Hara nur das nochmal betont und dann eben die 200 Mio erwähnt. Er geht davon aus, dass die kleineren kaum ne Chance haben, weil das mittlerweile allein in der Entwicklung für eine neue Serie ein 3stelliges Millionengeschäft ist.
In dem Thema zu vor ging es gerade um IBM und die Fertigung im Herbst etc...
Das hat mich halt bisserl stutzig gemacht.

Wenn ich jetzt die 130 Mio des NV35 nehme und dazu für PS/VS3.0 nochmal 20 Mio packe. Kann sein das des zu viel ist. Und dann nochmal ein paar für Architekturänderungen (AA, AF) und andere Dinge..
Da müsste man bei deutlich über 150 Mio sein.

Interessanterweise hat er in dem Gespräch auch betont, dass IBM im Gegensatz zu anderen sehr viel an Materialen wie SOI, low-k nach wie vor und ähnlichem rumfortscht und probiert. Ich kann mir gut vorstellen, dass irgendwas in der Richtung beim NV40 zum Einsatz kommt. Ich tippe nach wie vor auf SOI.

[Salvee]

Originally posted by Richthofen
Mich wundert es halt nur das der M.Hara diese 200 Mio erwähnte, die bisher nie im Raum standen.


Sie standen schon im Raum (http://www.nasdaq.com//asp/quotes_news.asp?logopath=http%3a%2f%2fcontent.nasdaq.com%2flogos%2fATYT.GIF&pageName=Company%20News&selected=ATYT&consumer=NDQ&StoryTargetFrame=_top&market=Nasdaq-NM&coname=ATI%20Technologies%20Inc.&symbol=NVDA%60&symbol=INTC%60&symbol=CREAF%60&symbol=ATYT%60&symbol=OVER%60&symbol=ATVI%60&symbol=AMD%60&symbol=HAS%60&cpath=20030514\200305140902CTXBIZ37086236.htm) , allerdings nicht im Zusammenhang mit nVidia. Es könnte also einfach ein Hinweis für die Analysten sein, dass man technisch nicht hinter ATi zurücksteht, auch wenn man nicht das Produkt benennt, auf das sich die 200Mio. Transistoren beziehen.

[Richthofen]

Ich glaube nicht das er sich darauf bezog. Die Investoren wissen, dass diese 200 Mio bei ATI erst im 2. Halbjahr 2004 anstehen.
Er sagte aber es wird ziemlich bald sein. In etwas mehr als einem Jahr ist in diesem GEschäft sicher nicht "ziemlich bald".

[Unregistered]

lol gamestar is doch nich das grösste spiele magazin europas, das issn noob mag, mehr nich

[egdusp]

Originally posted by Unregistered
lol gamestar is doch nich das grösste spiele magazin europas, das issn noob mag, mehr nich

Wer hat den eine höhere Auflage? Ich kann mich auch täuschen, aber AFAIK ist GS das größte dt. nd wahrschnlich auch das größte europ. Spielemagazin.

mfg
egdusp

[robbitop]

zu deiner Rechnung RH:
Die Shader nach 3.0 Spezifikationen "aufzurüsten" kostet hier kaum Transistoren, da die Grundlagen vorhanden sind und nur noch recht wenig fehlt. Ein anderes AA wäre vor allem über das Tri Setup und die AA Sampler zu erreichen. Nicht der Rede wert. Da sind wir noch lang nicht bei 150Mio. Zumal ich daran errinnern darf, dass wegen der Hi K Dielectric sache eine Menge Massetransis im NV3x sind, die im NV40 nicht mehr in der Masse da sein müssen. Somit ist die Differenz noch höher. -> Spielraum für Änderungen an der pipeline und einiger Effizienzsteigernder Mechanismen (HirarchialZ hätte man zB bitter nötig).

An die 8x2 Struktur glaube ich NICHT. Zumindist wäre dies (Vorraussetzung 1xALU/1xTMU) bei 150Mio Transistoren nicht drin.

Aber die Pro Mhz Leistung wird auf alle Fälle steigen.

[Demirug]

robbitop, bei den VS gebe ich dir im Prinzip recht. Da fehlt nur noch eine TMU. Aber bei den Pixelshadern muss aber noch einiges rein. Die Flusskontrolle fehlt da ja noch komplett.

[barnygumble]

Originally posted by Richthofen
e-DRAM glaub ich auch in keinem Fall. Zumindest mal nicht in der Größe wie da rumerzählt wird.


Wieviele Transistoren fallen bei eDRAM eigentlich pro bit an? 1 wie bei DRAM oder mehr? 6 wie bei SRAM?

Ich mein, selbst wenn es nur einer ist, sind es doch schon ~134Mio. bei 16MB.
Ist ein bischen viel um realistisch zu sein.

PS. wenn es nur einer ist, müssen ja auch noch Kondensatoren rein, bringt das nicht ziemliche Produktionstechnische Schwierigkeiten? (von dem riesigen Die mal zu schweigen)

[robbitop]

ist ein Transoistor...kommt auch hin dein Wert...ist eben noch zu früh

[Mehrpack]

Originally posted by egdusp


Wer hat den eine höhere Auflage? Ich kann mich auch täuschen, aber AFAIK ist GS das größte dt. nd wahrschnlich auch das größte europ. Spielemagazin.

mfg
egdusp

hi,
naja auflage hat am ende nix mit qualität zutun, sieht man ja bei computerbild und co.
GS hat in richtung hardware schon viel mist geschrieben und wird wohl auch noch weiter einiges mist schreiben.
und soweit ich mich errinnern kann hatten die die daten schonmal vor knapp nen monat auf der webseite gehabt.
genauso wie einige andere news-seiten.

Mehrpack

[egdusp]

Mal ein Gedankenspiel zum Nutzen von EDRAM:
Bisher ist die gängige Argumentation, dass 8 oder 16 MB nicht ausreichen um den Framebuffer zu bilden, sofern noch AA dazukommt.

Was wäre, wenn nur der Z-Buffer und eine AA Maske in den EDRAM geschrieben werden müssten?

Pro Pixel wird
1 Z-Wert gespeichert 24 bit
1 AA Maske, die angibt welche Samples besetzt sind (4 bit bei 4xAA, 8 bit bei 8x, usw.)

ergibt 32 bit = 4 Byte pro Pixel (falls es 36 bit wären, auch kein Problem, da die interne Adressierung und der Speicherbus speziell auf diese Größe angepasst werden können)

bei 1600*1200 ergibt das ~8 Mbyte

Probleme ergeben sich bei AA an Schnittkanten von Polygonen, aber dort können durch Auslesen der benachbarten Pixel die Z-Werte der AA Samples näherungsweise wieder hergestellt werden. Möglichweise führt dies zu Kanntenflimmern bei Polygonen die nur wenige Pixel groß sind, da die Näherungswerte von anderen Polygonen stammen, aber bei solch kleinen Polygonen sollte das wohl kein großes Problem sein.

Da die Farbwerte direkt in den normalen Ram geschrieben werden, muss der Z-Buffer auch nicht doppelt vorhanden sein. Auch ist der Speicherbedarf bei höheren AA Stufen praktisch identisch.

Was mir noch nicht so ganz klar ist. Wie wichtig sind die Z-Werte der AA Samples zur korrekten Gewichtung der Samples an den Kanten? Bei meiner Methode haben sie ja allen den gleichen Wert, verschiedene Werte werden bei Bedarf (an Schnittkanten) aus benachbarten Z Werten approximiert. IMHO sollte es kein Problem sein.

Was an Routinen dafür zusätzlich zum EDRAM gebraucht wird, ist recht überschaubar:
Ein Extra Bus für den EDRAM.
Den TMUs und PS vorgelagerte Z-Checker (gibt es ja bereits, evtl. muss deren Anzahl aber erhöht werden, da keine Bandbreitenlimitierung mehr vorliegt)
Eine Einheit, die bei Bedarf die Z Werte aller AA Sampels approximiert.

Auch bei dieser Methode ist eine von der Engine vorgenomme Front to back Sortierung sehr hilfreich.

Weitere Verfeinerungen wären durchaus auch noch denkbar. So könnten umfangreiche PS Programme nicht sofort ausgeführt werden, sondern erst wenn feststeht, dass das Pixel auch sichtbar ist (Domm3 benutzt AFAIk eine ähnliche Methode und angeblich will S3 sowas auch in ihren Delta Chrome einbauen.

So, ich bin etwas abgeschweift. Nicht alle meine Ideen sind notwendigerweise nur mit EDRAM sinnvoll, aber wie gezeigt, ist auch mit wenig EDRAM AA möglich. Bei Verwendung eines Z Only rendering Durchgangs am Anfang, könnte der Bandbreitenbedarf astronomisch verringert werden (Auflösung * 128 bit * 2 (Schreiben und Lesen) + Shadercode) pro Frame. Probleme entstehen dabei wohl an Schnittkanten von 3 Polygonen, ob diese stark sichtbar wären, wage ich aber zu bezweifeln.

SO, jetzt geh ich schlafen.

mfg
egdusp

[robbitop]

nette Idee, doch keine Komplette Lösung ihmo

btw es ist eDRAM nicht EDRAM. (gibt nämlich beides)

eine Kompression wäre hier gefragt (verlustbehaftet, aber nicht merklich), weiterhin kann die Kompression ja adaptiv sein.


wer weiss, vieleicht (ich weiss nich ob das zutrifft), ist Z3-AA ein Schritt in die richtige Richtung.

Noch mehr wäre ein Z3-FAA oder generell ein TBDR mit MSAA. Dort entfallen im nu unsere Bedarfe an riesigen eDRAM. Ich denke das wäre sicher ökonomischer und man könnte die DieFläche für zusätzliche Pipelines verwenden.

[Unregistered]

infenion hat damals bei ein höheren (0,15/oder 0,18 nicht ganz sicher) prozes schon 8 mb eDram verbaut in einem grafikchip war aber nicht rentabel!

brauchte nochmal die url von sijin oder so

[Salvee]

Originally posted by Unregistered
brauchte nochmal die url von sijin oder so

schau mal in Robbitops signatur ;)

[Overclockerfreak]

Es gibt noch eine (viel detailiertere) Meldung von der GS: http://www.gamestar.de/news/hardware/12472/

Da wird von 350 Mio. Transitoren geredet!!!

[AlfredENeumann]

@Leo

ich habe zwar großartik keinen Plan von der ganzen Hardware aber solche Spekus halte ich eingentlich nur für Wunschdenken.

[StefanV]

Original geschrieben von AlfredENeumann
@LEo

ich habe zwar großartik keinen Plan von der ganzen Hardware aber solche Spekus halte ich eingentlich nur für Wunschdenken.

Wo ist Leo?? :|
Irgendwie sehe ich ihn momentan nicht wirklich...

[Xmas]

Original geschrieben von Overclockerfreak
Es gibt noch eine (viel detailiertere) Meldung von der GS: http://www.gamestar.de/news/hardware/12472/

Da wird von 350 Mio. Transitoren geredet!!!
Das ist ja wirklich traurig...

http://www.forum-3dcenter.net/vbulletin/showthread.php?s=&threadid=64881

[AlfredENeumann]

Original geschrieben von Stefan Payne
Wo ist Leo?? :|
Irgendwie sehe ich ihn momentan nicht wirklich...

Ich auch nicht. Son shit. Das kommt davon wenn so viele die gleiche Avatare benutzen.

[Xmas]

Original geschrieben von AlfredENeumann
Ich auch nicht. Son shit. Das kommt davon wenn so viele die gleiche Avatare benutzen.
Ja diese gleichen Avatare regen mich auch auf. Der Avatar sollte doch was individuelles haben.