Technikprüfung: CPU Herstellung

[Junsas]

Hi,

Morgen früh werde ich mündlich in Technik geprüft. Die Prüfung besteht aus einem Spezielthema und dann noch Fragen über das 9. und 10. Schuljahr. Mein Spezialthema ist die CPU Herstellung. Naja nun wollte ich mal fragen, ob jemand Zeit und Lust hat, das ganze mal zu überfliegen und zu beurteilen. Grundlage ist der Artikel aus der PCGH Ausgabe 10/02.

gruß Junsas

---

Am Anfang der Herstellung, müssen zunächst die einzelnen Wafer aus den Siliziumkristallen bzw. Siliziumbarren herausgeschnitten werden. Um kleinste Unebenheiten zu entfernen, werden die Wafer danach einseitig poliert. Nun wird eine Schicht Silizium-Dioxid (SiO2) aufgetragen. Diese ist elektrisch isolierend und wird deshalb als dielektrisch bezeichnet. Es gibt zwei unterschiedliche Möglichkeiten diese Schicht aufzutragen: Entweder wird der Sauerstoff einfach auf das Silizium aufgeblasen oder der Sauerstoff wird chemisch aufgedampft (CVD = chemical vapor deposition). Das SiO2 wird später dazu benutzt, die zusätzlichen Layer aufzutragen. Als Nächstes wird der Wafer mit einem Photolack beschichtet und danach über eine Maske, die die Leiterbahn Informationen enthält, belichtet. Dies nennt man Lithographie. Bei diesem Prozess ist die Feinheit der Maske und die Wellenlänge/Intensität des Lichtes ausschlaggebend für die Strukturdicke. Aktuelle Prozessoren werden mit einer Linienbreite von 0.13 Mikrometern hergestellt. Nach der Lithographie wird der unbelichtete Photolack chemisch entfernt und die freie SiO2 Schicht weggeätzt. Es entstehen die gewünschten Layoutstrukturen. Danach wird auch noch der belichtete Photolack abgewaschen. Im nächsten Schritt entsteht durch mehrere Lithographie und Ätzprozesse ein Multilayerchip. Um die Stromleitfähigkeit von bestimmten Bereichen des Chips zu beeinflussen, werden diese dotiert. So sinkt die elektrische Leitfähigkeit geschwächt oder verstärkt. Dies passiert entweder durch Chemikalien oder durch Ionenbeschuss. Um eine elektrische Verbindung herzustellen, wird die Oberfläche mit einem Metall, meisten Aluminium, überzogen. Im letzten Schritt, wird jeder Chip auf dem Wafer geprüft und bei eventuellen Fehlern gekennzeichnet. Nach dem zersägen werden die Chips in das Gehäuse mit Anschlüssen gepackt.

[ow]

Da ist leider einiges durcheinander geraten (oder einfach nur schlecht beschrieben).

Ab hier:

Original geschrieben von Junsas
---

Nach der Lithographie wird der unbelichtete Photolack chemisch entfernt und die freie SiO2 Schicht weggeätzt. Es entstehen die gewünschten Layoutstrukturen. Danach wird auch noch der belichtete Photolack abgewaschen. Im nächsten Schritt entsteht durch mehrere Lithographie und Ätzprozesse ein Multilayerchip. Um die Stromleitfähigkeit von bestimmten Bereichen des Chips zu beeinflussen, werden diese dotiert. So sinkt die elektrische Leitfähigkeit geschwächt oder verstärkt. Dies passiert entweder durch Chemikalien oder durch Ionenbeschuss. Um eine elektrische Verbindung herzustellen, wird die Oberfläche mit einem Metall, meisten Aluminium, überzogen. Im letzten Schritt, wird jeder Chip auf dem Wafer geprüft und bei eventuellen Fehlern gekennzeichnet. Nach dem zersägen werden die Chips in das Gehäuse mit Anschlüssen gepackt.

Nach Lithografie und Ätzen sind noch lange keine Strukturen auf dem Chip entstanden. Diese Strukturen werden doch erst durch die Dotierung erzeugt.

Also erst SiO2 züchten, Photolack drauf, dann Belichten, dann Ätzen, dann Dotieren. Und das ggf. mehrmals hintereinander.


/edit: thread ins technologie-forum verschoben.

[Junsas]

Mhh, also im Heft steht das allerdings so. Was entseht denn deiner Meinung nach der Lithographie und dem Ätzen?

Bei der Dotierung steht noch, dass dadurch aktive und passive Bauelemnte entstehen. Was stimmt denn jetzt?

gruß Junsas

[ow]

Original geschrieben von Junsas
Mhh, also im Heft steht das allerdings so. Was entseht denn deiner Meinung nach der Lithographie und dem Ätzen?


Es entstehen die frei zugänglichen Bereiche des Siliziumkristalls in denen dann durch die Dotierung durch Fremdatome (3 oder 5-wertige Atome, reine Halbleiter sind immer 4-wertig) die Funktionalität festgelegt wird.

Für die Leiterbahnen im Chip ist das ähnlich, nur werden die halt nicht durch Ionenbeschuss oder -diffusion hergestellt sondern einfach aufgedampft.


Bei der Dotierung steht noch, dass dadurch aktive und passive Bauelemnte entstehen. Was stimmt denn jetzt?

gruß Junsas

Beides.
So ist zB. ein Transistor ein aktives Bauelement, Kondensatoren sind passive Bauelemente. Beide werden im selben Prozessschritt hergestellt.

[Junsas]

Oh mann, ich glaube, ich hätte das früher posten sollen. :(

Also ich hab das jetzt mal geändert. Das mit der Dotierung dürfte aber noch nicht so ganz stimmen. Wie kann ich das am besten schreiben, dass dann noch die Leiterbahnen entstehen? Und vor allem in welcher Reihenfolge?

Wieso drucken die in der PCGH eigentlich was falsches (Sofern du recht hast)?

---

Nach der Lithographie wird der unbelichtete Photolack chemisch entfernt und die freie SiO2 Schicht weggeätzt. Es entstehen die frei zugänglichen Bereiche des Siliziumkristalls. Danach wird auch noch der belichtete Photolack abgewaschen.

Im nächsten Schritt entsteht durch mehrere Lithographie und Ätzprozesse ein Multilayerchip.

Um die Stromleitfähigkeit von bestimmten Bereichen des Chips zu beeinflussen, werden diese dotiert. So wird die elektrische Leitfähigkeit geschwächt oder verstärkt. Dies passiert entweder durch Chemikalien oder durch Ionenbeschuss.

Um eine elektrische Verbindung herzustellen, wird die Oberfläche mit einem Metall, meisten Aluminium, überzogen.

Im letzten Schritt, wird jeder Chip auf dem Wafer geprüft und bei eventuellen Fehlern gekennzeichnet. Nach dem zersägen werden die Chips in das Gehäuse mit Anschlüssen gepackt.

[GloomY]

Original geschrieben von Junsas
Diese ist elektrisch isolierend und wird deshalb als dielektrisch bezeichnet.Ein elektrisch isolierendes Material ist ein Isolator. Di-Elektrika sind zwar Isolatoren, aber nicht jeder Isolator ist ein Di-Elektrikum. ;)
Di-Elektrika haben die Eigenschaft, dass sie die Kapazität vergrößern, also dass die Anzahl an Ladungen, die bei einem Bauteil bei einer bestimmten angelegten Spannung hineingepumpt werden kann, vergrößert wird.

[Junsas]

@ GloomY: Naja das steht halt so im Heft. Ich hab mich jetzt halt mal darauf verlassen, dass das alles stimmt. :( Hätte ich wohl lieber nicht machen sollen.

Kann mir eventuell noch jemand bei meinem Dotierungsproblem helfen? Am besten über ICQ -> 107421032 (einfach anquatschen, bin invisible.

gruß Junsas

[Junsas]

Würde mich freuen, wenn mir jemand helfen würde. Bekomme schon langsam Panik wegen morgen. :(

gruß Junsas

[ow]

Schau mal hier rein (insbes. 1.1.5 -1.1.7):

http://sneaker.cfg-hockenheim.de/referate/inhalt/chip/


Im Grunde steht nix falsches im PCGH Artikel, aber es ist darin die Reihenfolge der Prozessschritte nicht erkennbar.
Und so wie du es geschrieben hast dadurch imo sehr missverständlich.

[Junsas]

Danke dir, das werd ich mir mal durchlesen.

gruß Junsas

[Junsas]

Ich hab das Ganze nun überarbeitet und denke (hoffe), dass jetzt alles soweit stimmt. :) Vielen Dank ow und GloomY für die Hilfe!

gruß Junsas

---

Am Anfang der Herstellung müssen zunächst die einzelnen Wafer aus den Siliziumkristallen bzw. Siliziumbarren herausgeschnitten werden. Um kleinste Unebenheiten zu entfernen, werden die Wafer danach einseitig poliert.

Nun wird eine Schicht Silizium-Dioxid (SiO2) aufgetragen. Diese ist elektrisch isolierend. Es gibt zwei unterschiedliche Möglichkeiten diese Schicht aufzutragen: Entweder wird der Sauerstoff einfach auf das Silizium aufgeblasen oder der Sauerstoff wird chemisch aufgedampft. Das SiO2 wird später dazu benutzt, die zusätzlichen Layer aufzutragen.

Als Nächstes wird der Wafer mit einem Photolack beschichtet und danach über eine Maske, die die Leiterbahn Informationen enthält, belichtet. Dies nennt man Lithographie. Bei diesem Prozess ist die Feinheit der Maske und die Wellenlänge/Intensität des Lichtes ausschlaggebend für die Strukturdicke. Aktuelle Prozessoren werden mit einer Linienbreite von 0.13 Mikrometern hergestellt.

An den belichteten Stellen härtet der Lack aus und schützt die darrunterliegende Oxidschicht. An den unbelichteten Stellen wird der Photolack weggelöst und die darrunterliegende Oxidschicht durch einen nachfolgenden Ätzvorgang entfernt.

Durch Dotierung wird die elektrische Leitfähigkeit der nun freiliegenden Bereiche des oxidierten Wafers verändert. So kann man Dioden, Transistoren, Widerstände und Leiterbahnen herstellen. Dabei gibt es zwei verschiedene Dotierungsverfahren: Diffusion und Ionenimplantation.

Bei der Diffusion dringen bei hoher Temperatur Fremdatome in den freigelegten Bereich der Kristalloberfläche ein. Dies geschieht in Rohröfen. Bei der Ionenimplantation werden ionisierte Fremdatome in den freigelegten Teil des Kristalls eingeschossen. Die Beschleunigung der Ionen erfolgt durch elektrische Felder.

Um eine elektrische Verbindung zwischen den einzelnen Bauelemente herzustellen, wird die Oberfläche mit einem Metall, meisten Aluminium, überzogen (aufgedampft).

Im letzten Schritt, wird jeder Chip auf dem Wafer geprüft und bei eventuellen Fehlern gekennzeichnet. Nach dem zersägen werden die Chips in das Gehäuse mit Anschlüssen gepackt.

[Zool]

Original geschrieben von Junsas


Durch Dotierung wird die elektrische Leitfähigkeit der nun freiliegenden Bereiche des oxidierten Wafers verändert. So kann man Dioden, Transistoren, Widerstände und Leiterbahnen herstellen. Dabei gibt es zwei verschiedene Dotierungsverfahren: Diffusion und Ionenimplantation.

Bei der Diffusion dringen bei hoher Temperatur Fremdatome in den freigelegten Bereich der Kristalloberfläche ein. Dies geschieht in Rohröfen. Bei der Ionenimplantation werden ionisierte Fremdatome in den freigelegten Teil des Kristalls eingeschossen. Die Beschleunigung der Ionen erfolgt durch elektrische Felder.



Alles soweit richtig, aber es gibt noch eine 3.Methode zur Dotierung, die vor allem bei harten Halbleitern wie SiC, GaN oder Aln verwendet wird: Der Einbau von Fremdatomen während des Waferwachstums.

Da obengenannte Halbleiter geringe Diffusionskoeffizienten haben und auch sehr stabil sind (hohe Härte, da hohes E-gap) bringt höchstens nur Hochdosisimplantation was ins Gitter rein (dosis 10^14...10^16 cm-2)aber versacht auch mächtig Strahlenschäden und nur ein Bruchteil der Dotieratome sitzt dann auf Gitterplätzen.

Bei der Dotierung während des Wachstum wird einfach mit einer dritten Verdampferquelle Bruchteile von Monolagen mit auf den HL gebracht, dank selbstorganisation lagern sich die Fremdatome richtig auf Gitterplätzen ab. Es ist noch zu bemerken, das diese Methode richtig teuer ist (verlangt MBE-Anlagen).
Bei simplen Si oder AlGaAs werden natürlich die traditionellen Methoden verwendet (meistens Diffusion)-

[huha]

So, jetzt nochmal mein Senf dazu. Ich versteh zwar nicht so extrem viel von der Materie, aber n paar Fehler sind immer drin ;D



[SIZE=1]Original geschrieben von Junsas

Nun wird eine Schicht Silizium-Dioxid (SiO2) aufgetragen. Diese ist elektrisch isolierend. Es gibt zwei unterschiedliche Möglichkeiten diese Schicht aufzutragen: Entweder wird der Sauerstoff einfach auf das Silizium aufgeblasen oder der Sauerstoff wird chemisch aufgedampft. Das SiO2 wird später dazu benutzt, die zusätzlichen Layer aufzutragen.



Ich verstehe leider nicht, wie Sauerstoff "aufgedampft" werden sollte, deshalb denke ich, daß du SiO2 meinst.



An den belichteten Stellen härtet der Lack aus und schützt die darrunterliegende Oxidschicht.


darunterliegend mit einem r.


Um eine elektrische Verbindung zwischen den einzelnen Bauelemente herzustellen, wird die Oberfläche mit einem Metall, meisten Aluminium, überzogen (aufgedampft).


Wenn du schon oben von aktuellen Prozessoren schreibst, kannst du ja schreiben, daß heutzutage - meines Wissens nach - Kupfer verwendet wird. Zumindest bei den aktuellen Prozessoren.


Im letzten Schritt, wird jeder Chip auf dem Wafer geprüft und bei eventuellen Fehlern gekennzeichnet. Nach dem zersägen werden die Chips in das Gehäuse mit Anschlüssen gepackt.

Hier könntest (nur ein Vorshcalg von mir) du noch schreiben bzw. kurz anreißen, welche Verpackungsarten es denn gibt, sprich: Keramik, Plastik (ich liebe letzteres absolut "verharmlosendes" OPGA, Organic Pin Grid Array)

Aber ansonsten recht verstöndlich erklärt!

-huha

[ow]

Folgendes mal als Beispiel der Herstellung, andere Verfahren sind ähnlich:


In folgender Abbildung sind die Prozeßschritte zur Herstellung von Transistoren und integrierten
Schaltungen dargestellt. Auf einer Siliziumscheibe von ca. 7 bis l0cm Durchmesser werden
gleichzeitig mehr als $10^4$ Einzeltransistoren oder mehrere hundert integrierte Schaltungen
hergestellt. Es wird hier der Herstellungsprozeß von npn - Planartransistoren geschildert.

Ausgangsmaterial ist eine n$^+$ - dotierte Si - Scheibe, 0.3mm dick (a). Auf dieser wird in
einem Epitaxieprozeß eine etwa 10$\mu$m dicke n - dotierte Schicht als Kollektorschicht gebildet (b).
Durch Oxidation wird eine 2$\mu$m dicke ${\rm SiO_2}$ - Schicht erzeugt (c), dann wird
Photolack aufgebracht, der durch eine Maske, den gewünschten Strukturen entsprechend,
belichtet wird. Der Lack wird an nichtbelichteten Stellen durch ein Lösungsmittel entfernt,
das darunter liegende ${\rm SiO_2}$ wird mit Hilfe einer Säure weggeätzt (Photolithographie) (d).
Dann werden die p - leitenden Basiszonen durch eine Diffusion vor Bor - Atomen erzeugt
(e). Es folgt eine weitere Oxidation der Oberfläche und ein zweiter photolithographischer
Prozeß (f), dem sich eine weitere Diffusion, jetzt von Phosphor, zur Herstellung der Emitter
anschließt (g). Die Oberfläche wird nochmals oxidiert, durch einen weiteren photolithographischen
Prozeß werden Kontaktlöcher freigelegt, anschließend wird die gesamte Oberfläche mit Metall
(zum Beispiel Aluminium) bedampft (h), bei einem letzten photolithographischen Prozeß wird das
Metall wieder bis auf die Leiterbahnen weggeätzt, die Rückseite wird bis auf 0.1mm Dicke
abgeschleift (i), zum Schluß werden die Scheiben geritzt und gebrochen (j), die einzelnen
Systeme in Gehäuse eingesetzt und kontaktiert.


Quelle: Vorlesung Elektronik I (Halbleiterbauelemente) der Uni Saarbrücken.

[Junsas]

Vielen Dank für die weiteren Tipps, aber die Prüfung war ja heute morgen. :) Ist eigentlich ganz gut gelaufen. Hatte mich nur mal bei den Motoren vertan - Endnote 2.

@ Zool: Sei mir nicht böse, aber ich verstehe von der dritten Art der Dotierung nur etwa die Hälfte. :D Den Lehrern haben auch die zwei "einfachen" gereicht.

@ huha: Also in der PCGH steht: "Bei der alternativen Methode wird das Silizium mit Sauerstoff chemisch aufgedampft. Diesen Prozess nennt man CVD."
So wie ich das jetzt verstanden habe, entsteht das SiO2 ja erst durch die Reaktion von Silizium mit dem Sauerstoff. Ist ja das Selbe wie bei anderen Stoffen auch.

Alu stand auch in der PCGH. Hast natürlich recht, dass Kupfer auch verwendet wird. Ist ja aber eigentlich nur nebensächlich.

Die Verpackungsarten hab ich noch kurz angesprochen. Hatte ich aber nicht geplant und ist mir mehr oder weniger rausgerutscht. :)

@ ow: Mhh das ist mir ja schon wieder zu hoch. :kratz: Ging ja nur um ne Realschulprüfung. Für andere aber bestimmt interessant. :up:

gruß Junsas

[egdusp]

Original geschrieben von Junsas
@ ow: Mhh das ist mir ja schon wieder zu hoch. :kratz: Ging ja nur um ne Realschulprüfung. Für andere aber bestimmt interessant. :up:

gruß Junsas

Ne Realschulprüfung??? Das haben wir ja selbst im Gymnasium nicht gemacht, oder etwa die Lehramtsprüfung für Informatiklehrer Realschule?

Also das finde ich schon ziemlich heftig. Kann natürlich auch sein, dass ihr das monatelang durchgekaut habt, das weiß ich jetzt nicht.

mfg
egdusp

[Zool]

Was die heute nicht alles in Realschulprüfungen fragen...

Warum wird in einer neuen Pisastudie nicht mal über das Abschneiden und Wissen von Realschülern über Elektronik/Halbleiterphysik/Optronik gefragt.

[BlackBirdSR]

Original geschrieben von Zool
Was die heute nicht alles in Realschulprüfungen fragen...

Warum wird in einer neuen Pisastudie nicht mal über das Abschneiden und Wissen von Realschülern über Elektronik/Halbleiterphysik/Optronik gefragt.

k.A,
als ich mein Abitur hatte, wusste ich von Halbleitern nur, dass sie nicht leiten bis man sie verunreinigt.
Punkt aus Ende.

Aber hier in Bayern sind wir eh sehr rückständig was neue Technologien an Gymnasien angeht.

[Junsas]

Naja also normalerweise wird das ja nicht gefragt. War halt das Spezialthema von mir. Andere haben da Düsentriebwerke oder Turbolader usw. genommen.

Aber so schwer wars ja jetzt auch nicht.Zumindest mit den Link von ow. ;)