PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Wann kommen die nächsten Highendkarten


;)
2003-06-29, 20:41:02
Bleiben die 9800Pro 128/256 und die FX5900Ultra bist zum ersten Quartal die schnellsten Karten ?

Der NV40 soll doch erst im Februar kommen richtig.
Ich glaube der NV40 wird richtig gut werden,denn NV wird nach der ganzen letzten Qual wieder die Führung an sich reißen;)
Wann kommt die nächste richtige ATI Generation ?

Oder muß ich als HW Freak dieses Jahr schon wieder eine Highend Karte kaufen;)

Razor
2003-06-29, 20:45:11
Das wäre wohl besser im Speku-Forum aufgehoben, oder ?
:D

Razor

mapel110
2003-06-29, 22:24:20
Original geschrieben von ;)
Bleiben die 9800Pro 128/256 und die FX5900Ultra bist zum ersten Quartal die schnellsten Karten ?

Der NV40 soll doch erst im Februar kommen richtig.
Ich glaube der NV40 wird richtig gut werden,denn NV wird nach der ganzen letzten Qual wieder die Führung an sich reißen;)
Wann kommt die nächste richtige ATI Generation ?

Oder muß ich als HW Freak dieses Jahr schon wieder eine Highend Karte kaufen;)

ein wenig wird vielleicht die performance noch bis ende des jahres gesteigert.
eventuell ne kleine radein 9900 oder ne geforce 5950 oder so :)

wenn du denkst, dass die nächste generation viel mehr rohpower mitbringen wird, liegts du garantiert falsch.

es wird aller vorraussicht nach keine grosse änderung geben, die viel mehr performance verspricht. also keine 16 pipes oder ein 512 bit interface.

das einzige, was etwas mehr performance bringen könnte ausser dem takt, sind wohl trilinear filternde TMUs. aber soviel wird das auch nicht bringen.

Endorphine
2003-06-29, 22:30:16
Ich würds gut finden, wenn sich langfristig Sockel für GPUs etablieren würden, idealerweise standardisiert. Und es sollte Markennamen für bestimmte Generationen von GPUs geben, und man sollte dann eine GPU nach dem Takt kaufen können. Dann müsste man nicht immer die Karte und den Speicher neukaufen und könnte in Grenzen aufrüsten.

Irgendwie läuft es ja derzeit wegen der ausufernden Entwicklungskosten darauf hinaus, nur immer neue höhergetaktete Versionen einer Linie auf den Markt zu bringen. Dann könnte man ja theoretisch das Prinzip gleich zu Ende denken und es wie bei den CPUs handhaben, auch wenn der Sockel vielleicht ein paar MHz Speichertakt kosten sollte.

Hmm, welch schöner Traum =)

Gast
2003-06-29, 22:35:55
Passend zum Thema:

http://gamesurf.tiscali.de/news.php?newsid=4991


So long...

Bloody Judge

robbitop
2003-06-29, 22:44:58
ein schöner Traum, aber du brauchst ja auch immer wieder neuen Speicher. Irgendwann limitiert der einfach.

Weiterhin ist ein Sockel für den Takt nicht so gut wie ein BGA.

Auch das sich halten an Protokolle und Beschränktsein an gewisse Massepins halte ich nicht für optimal.


soviele Altlasten in der Entwicklung einer GPU kann nicht gut. Sein. Zugegeben, du sparst bei 2 Grakas 1-2xPCB mit RAM.
Und es müssten vermutlich recht oft neue Sockel rauskommen. Denn technologisch reifen GPUs viel schneller als CPUs.

Börk
2003-06-29, 22:46:06
Original geschrieben von Endorphine
Ich würds gut finden, wenn sich langfristig Sockel für GPUs etablieren würden, idealerweise standardisiert. Und es sollte Markennamen für bestimmte Generationen von GPUs geben, und man sollte dann eine GPU nach dem Takt kaufen können. Dann müsste man nicht immer die Karte und den Speicher neukaufen und könnte in Grenzen aufrüsten.

Irgendwie läuft es ja derzeit wegen der ausufernden Entwicklungskosten darauf hinaus, nur immer neue höhergetaktete Versionen einer Linie auf den Markt zu bringen. Dann könnte man ja theoretisch das Prinzip gleich zu Ende denken und es wie bei den CPUs handhaben, auch wenn der Sockel vielleicht ein paar MHz Speichertakt kosten sollte.

Hmm, welch schöner Traum =)
Ein paar Megahertz?
Es ist ja grade die kompakte Bauweise der Grakas, die überhaupt so hohe taktraten erlaubt.
Würde man den Chip jetzt extra auf nen Board stecken müssen und wollte man den Speicher behalten, so bräuchte man ähnlich wie beim Mobo einen Speicherkontroller. Und dann siehts nicht mehr gut mit hohen Taktraten und niedrigen Latenzen aus.
Nene, da ist des mir so lieber. Zumindest sind dann auch immer Füllrate und Bandbreite ausgeglichen...

Endorphine
2003-06-30, 00:09:01
Original geschrieben von burk23
Ein paar Megahertz?
Es ist ja grade die kompakte Bauweise der Grakas, die überhaupt so hohe taktraten erlaubt.
Würde man den Chip jetzt extra auf nen Board stecken müssen und wollte man den Speicher behalten, so bräuchte man ähnlich wie beim Mobo einen Speicherkontroller. Und dann siehts nicht mehr gut mit hohen Taktraten und niedrigen Latenzen aus.
Nene, da ist des mir so lieber. Zumindest sind dann auch immer Füllrate und Bandbreite ausgeglichen... Ich meine es eher so: normale Grafikkarten mit anständigen standardisierten Kühlern und Sockeln, die dann zwei Slots einnehmen dürfen. Der Speicher sollte schon fest verlötet bleiben und der Controller in der GPU sitzen wie beim AMD K8 :)

Endorphine
2003-06-30, 00:14:32
Original geschrieben von robbitop
ein schöner Traum, aber du brauchst ja auch immer wieder neuen Speicher. Irgendwann limitiert der einfach. Klaro. Nur denke ich eben, dass 256-Bit DDR-1 SDRAM mit rund 400 MHz schon ne Weile adäquate Speicherbandbreite zur Verfügung stellen werden. Derzeit limitieren IMHO da eher die Chips mit zu wenig Füllrate (=Takt). Original geschrieben von robbitop
Weiterhin ist ein Sockel für den Takt nicht so gut wie ein BGA.

Auch das sich halten an Protokolle und Beschränktsein an gewisse Massepins halte ich nicht für optimal. Schon klar, ein wenig Speichertakt würde man an den Pins verlieren. Und was für Protokolle? Das AGP-Interface (oder in Zukunft PCI-Express) ist ja immer gleich. Und auf eine Speicheranbindung kann man sich ja auch einigen (z.B. 256-Bit DDR-I wie schon gesagt). Sonst fällt ja weiter nichts an, was nicht absolut Standard ist (VGA/DVI/TVO/TVI). Ne AIW-Radeon müsste man eben weiterhin normal bauen, das ist schon alles... Original geschrieben von robbitop
soviele Altlasten in der Entwicklung einer GPU kann nicht gut. Sein. Zugegeben, du sparst bei 2 Grakas 1-2xPCB mit RAM.
Und es müssten vermutlich recht oft neue Sockel rauskommen. Denn technologisch reifen GPUs viel schneller als CPUs. Naja, derzeit kommt langsam aber sicher immer mehr der exponentiell wachsende Entwicklungsaufwand zum tragen. NV3x und Rx3xx sind von Ende 2002 und mindestens noch bis Ende 2003 wird sich an den Architekturen wenig bis gar nichts verändern, bis auf die Taktraten. Es ist abzusehen, dass dieser Trend zunehmen wird. Da läge für mich ein Sockel schon irgendwie nahe, auch wenns jetzt noch ungewöhnlich ist :)

Gast
2003-06-30, 00:56:36
sorry für den jetzigen beitrag im voraus

ich würd sagen wart bis auf die nächste generation..aber die würd ich net kaufen weil es ja ne schnellere generation geben wird..aber die würd ich auch net kaufen weil die nächste generation wieder schneller iss...nöö..aber die iss auch zu langsam weil ja in nem halben jahr ne schnellere generation auf den markt kommt..................

ActionNews
2003-06-30, 08:19:10
Original geschrieben von
Bleiben die 9800Pro 128/256 und die FX5900Ultra bist zum ersten Quartal die schnellsten Karten ?

Der NV40 soll doch erst im Februar kommen richtig.
Ich glaube der NV40 wird richtig gut werden,denn NV wird nach der ganzen letzten Qual wieder die Führung an sich reißen;)
Wann kommt die nächste richtige ATI Generation ?

Oder muß ich als HW Freak dieses Jahr schon wieder eine Highend Karte kaufen;)

Vergiss PowerVR nicht :)! Die Serie 5soll laut John Metcalfe von PowerVR noch 2003 erscheinen. Sie soll Pixel und Vertex Shader 3.0 haben (zumindest kursieren Gerüchte, weil PowerVR-Mitarbeiter an einem Buch mitgeschrieben haben und dabei die Artikel über Pixel uns Vertex Shader 3.0 geschrieben haben -> doch sehr verdächtig). FSAA4Free wäre auch gut möglich (MSAA braucht auf einem TBDR weder Füllrate noch Bandbreite) und dann wäre ja da noch die verdammt flotten Stencilberechnungen. Wichtig bei der Doom3-Engine.Zitat Ailuros:

IMR´s kommen mit dem Einsatz von entwender early Z, "application driven deferred rendering" (S3) oder auch anderen alternativen Methoden mit dynamischem Lighting wie in Doom3 gut aus; TBDR´s behalten trotz allem mit stencil ops einen Vorteil. Wenn es moeglich waere (was ich bezweifle) Doom3 in dem Sinne fuer single pass zu modifizieren mit einem speziellem path fuer einen TBDR waere der Unterschied noch krasser.

Wo der Vorteil mit stencil ops liegt? Wie schon gesagt stenciling laeuft parallel auf einem TBDR, und verfuegt auch ueber extrem hohe stencil-Fuellraten.

Nochmal angenommen wir setzen NV35 gegen einen equivalenten TBDR:

NV35:

450MHz * 8 Z/stencil = 3.6GPixel/sec stencil Fuellrate (geteilt mit pixel Fuellrate oder pixel shadern).

TBDR:

450MHz * 128 Z/stencil = 57.6GPixel/sec stencil Fuellrate (parallel zu anderen Operationen)

Was Doom3 erlaubt mit dem multipass ist vereinfacht ein erster pass wo nur Z´s kalkuliert werden, verdeckte Flaechen entdeckt und verworfen werden und im zweiten pass dann das eigentliche Rendering mit Texturen stattfindet.
( http://www.kyroworld.de/apboard/thread.php?id=1586&start=31 )

BTW: KyroII: 175MHz * 32 Z/stencil = 5,6 GPixel/sec stencil Füllrate :)!

Nicht zu vergessen, dass ein TBDR durch sein HSR auch Performance-Vorteile bei den Pixelshadern haben wird, denn die PixelShader Programme sind sehr aufwendig, d.h je komplexer/aufwendiger die Pixel Shader Effekte sind desto wichtiger ist es nur wirklich Sichtbare Pixel zu berechnen.

Und mit welchen weiteren "TBDR-unique features" uns PowerVR bei der Serie 5 überraschen wird, die John Metcalfe in einem Interview erwähnte, weiß auch noch niemand.

Also ich bin echt gespannt auf die Serie 5 von PowerVR :)!

CU ActionNews

Demirug
2003-06-30, 09:18:22
ActionNews, wenn schon rechnen dann richtig rechnen und AA mitbenutzen ganz so heftig stinkt ein NV35 dann auch nicht ab. :D

NV35 = 450 MHz * 8 Z/Stencil(Pixel) pro Takt * 4 MS Einheiten = 14,4 GSampels/s. Wobei noch zu beweisen ist ob bei 4xMS das 8 Pixel pro Takt noch wirksam ist. Können Stencil Ops aufgrund von Z-Test früher rausgeworfen werden kommt man sogar auf

450 MHz * 16 Z(Pixel) pro Takt * 4 MS Einheiten = 28,8 GSampels/s

Das mit den Pixelshadern vergessen wir mal ganz schnell wieder. Ein NV3X (& R3XX) wird für verdeckte Pixel keinen Pixelshader laufen lassen da diese nur bis zur HSR Einheit laufen.

Und bei den ganzen schönen hohen Zahlen bei einem TBDR bitte nie vergessen das die vielen Z/Stencil Einheiten im Vergleich zu einem IMR doch recht ineffektiv arbeiten. Sind die Tiles im Durchschnitt nur halb von den Dreiecken bedeckt ist die hälfte der Z/Stencil Fillrate schon mal verbufft und je kleiner die Dreiecke werden desto mehr geht flöten.

@Ailuros:

NV35: (geteilt mit pixel Fuellrate oder pixel shadern).

TBDR (parallel zu anderen Operationen)

Das sehe ich ja jetzt erst. Das kann aber so nicht ganz stimmen. bei einem TBDR verbraucht jeder Pixel/Sampel eine Z/stencil Operation ob diese nun wirklich gebraucht wird oder nicht. Ist das gleiche wie bei einem IMR. Ein IMR kann eben nur das Lesen und schreiben der Buffer im RAM unterlassen. Da die Z/Stencil Einheiten aber immer eigenständig sind (aussnahme P10/P9) macht das keinen Unterschied.

Wobei die Rechnung bezüglich des Bedarfs von Z-Stencil-Ops bei einem TBDR so nicht richtig ist. Die korrekte Rechung lautet:

Summe Dreiecksteile * Z/Stencil-Einheiten pro HSR Einheit * Takte pro Teil = Z/Stencil operationen pro Frame.

Da IMRs auch gerne mit kleinen Tiles rechnen gibt es dort aber auch verschnitt.

Summe Tileblöcke * Z/Stencil-Einheiten pro Block= Z/Stencil operationen pro Frame. Dummerweise sind der Z und der Stencil Block unterschiedlich gross.

Ich war jetzt mal so unverschämt und habe gemittelt weil wenn man noch häufungsbetrachtungen ins Spiel bringt wird es richtig kompliziert.

EDIT: Auf die "TBDR-unique features" würde ich nicht viel geben. PowerVR ist zu klein um die meisten ISV zur Benutzung zu bewegen.

ActionNews
2003-06-30, 12:04:25
Tja so genau kenn ich mit den Berchungen nun auch nicht aus Demirug :D! Dafür hab ich ja Experten wie dich und Ailuros :)! Aber, dass ein TBDR da doch einen gewissen Vorteil hat kann man nicht abstreiten !

Beim HSR des NV35 setzt du abervoraus, dass das Programm die Dreiecke schon front2back sortiert liefert (was auch Prozessorpower benötigt) und im unsortierten Fall berechnet ein IMR einen Teil der Pixel trotzdem umsonst, da dann die HSR-Einheit nur einen Teil verwerfen kann. Je komplexer diese Pixel Shader Effekte aber sind (und damit mehr Zeit zur Berechnung benötigen -> wird ja von Pixel Shader Version zu Pixelshader Version immert schlimmer, da immer mehr Instruktionen möglich werden), desto negativer die Auswirkung für einen IMR. Ein TBDR hat es da IMO doch einfacher weil wirklich kein Pixel zu viel berechnet wird.

Und was die TBDR unique Features angeht: Das kommt wohl darauf an wie diese Fatures aussehen. möglich dass (zumindest einige) gar keine spezielle Unterstützung seitens der Programmierer bedürfen (wie FSAA z.B. oder das TBDR selbst). Naja mal sehen...

CU ActionNews

Demirug
2003-06-30, 12:18:36
Original geschrieben von ActionNews
Tja so genau kenn ich mit den Berchungen nun auch nicht aus Demirug :D! Dafür hab ich ja Experten wie dich und Ailuros :)! Aber, dass ein TBDR da doch einen gewissen Vorteil hat kann man nicht abstreiten !

Ja nur wenn es eben dumm läuft ist der Vorteil auch wieder ganz schnell dahin. Der Hauptvorteil eines TBDR liegt darin das er Dinge in grösseren Arbeitsblöcken abarbeitet und dadurch etwas unempfindlicher für Blockaden aufgrund von arbeitshäufungen auf einzelen Einheiten ist.

Beim HSR des NV35 setzt du abervoraus, dass das Programm die Dreiecke schon front2back sortiert liefert (was auch Prozessorpower benötigt) und im unsortierten Fall berechnet ein IMR einen Teil der Pixel trotzdem umsonst, da dann die HSR-Einheit nur einen Teil verwerfen kann. Je komplexer diese Pixel Shader Effekte aber sind (und damit mehr Zeit zur Berechnung benötigen -> wird ja von Pixel Shader Version zu Pixelshader Version immert schlimmer, da immer mehr Instruktionen möglich werden), desto negativer die Auswirkung für einen IMR. Ein TBDR hat es da IMO doch einfacher weil wirklich kein Pixel zu viel berechnet wird.

Z-Only-Pass. Nix sortieren und den Pass braucht man sowieso wenn man mit Stencilschatten arbeiten will. Auch hier wird dann kein Pixel zuviel berechnet. Steigende PS länge hat übrigens auch einen negativen Effekt bei einem TBDR. Das Programm muss ja zur Ausführung in den Chip geladen werden. Je länger die PS sind und je mehr in einer Tile dann gebraucht werden desto mehr Bandbreite geht für das Laden drauf oder man verbraucht Cachespeicher in den man sonst auch was anderes hätte legen können. Einen IMR läst das ziemlich kalt. Der lädt den PS einmal ein jagt ein Rheie Pixel durch und lädt den nächsten. Viel bessere Nutzungsverhältniss.

Und was die TBDR unique Features angeht: Das kommt wohl darauf an wie diese Fatures aussehen. möglich dass (zumindest einige) gar keine spezielle Unterstützung seitens der Programmierer bedürfen (wie FSAA z.B. oder das TBDR selbst). Naja mal sehen...

CU ActionNews

Ja da heist es abwarten.

nagus
2003-06-30, 12:41:41
Original geschrieben von ;)
Bleiben die 9800Pro 128/256 und die FX5900Ultra bist zum ersten Quartal die schnellsten Karten ?

Der NV40 soll doch erst im Februar kommen richtig.
Ich glaube der NV40 wird richtig gut werden,denn NV wird nach der ganzen letzten Qual wieder die Führung an sich reißen;)
Wann kommt die nächste richtige ATI Generation ?

Oder muß ich als HW Freak dieses Jahr schon wieder eine Highend Karte kaufen;)

die nächste ati und/oder nv generation kommt annähernd gleichzeitig. im herbst gibts von ATI die 9900PRO (R360) und nvidia kommt vielleicht auch noch mit einer höher getakteten 5900ultra.

aber imho lohnt sich das warten kaum. jetzt eine 9800pro oder gübstige 9700er erwerben ist sicher kein fehler. beide haben in ihrer preisklasse die beste leistung. (so wie auch 9500pro und 9700pro btw)

ShadowXX
2003-06-30, 12:45:31
@ActionNews

ich weiss nicht was Ihr immer mit euer Series5 habt.
Ich glaube einfach nicht daran, das dieser Chip überhaupt noch mal das Licht der Welt zu sehen bekommt.

Jetzt mal ganz ehrlich: wer euer Meinung nach soll Ihn denn produzieren und vertreiben (+welche GraKa-Hersteller werden ihn verbauen)??

Intel ist aus dem Rennen (produzieren selbst) und sonst ist eigentlich keiner mehr übrig, der nicht selbst einen Chip hat.

Das der PVR-S5 kommt glaube ich erst, wenn die ersten Grakas im Laden liegen....

J.S.Shadow

ActionNews
2003-06-30, 12:58:13
Original geschrieben von ShadowXX
(...)
Jetzt mal ganz ehrlich: wer euer Meinung nach soll Ihn denn produzieren und vertreiben (+welche GraKa-Hersteller werden ihn verbauen)??
(...)

Meine Meinung:

Produzieren: ImgTec/PowerVR selber bei UMC oder TSMC. JA sowas kann ImgTec schließlich wollen sie eventuell die Sampels auch selber produzieren (sagte John Metcalfe im EE Times Interview). Auch heißt es bei PowerVR, dass man Maßnahmen getroffen hat, dass ein Ausfall wie bei der Serie 4 (KyroIII) nicht mehr vorkommen wird.

Vertreiben: Videologic (als Teil von ImgTec) auf alle Fälle und Hercules wäre vermutlich auch nicht abgeneigt. Und dann gibt es ja noch viele kleine Grafikkartenhersteller, die so gut wie jeden Grafikchip vertreiben (z.B. PowerColor). Naja und wenn der Chip entsprechend Leistung und Nachfrage erfährt würde es mich nicht wunderen, wenn der eine oder andere Grafikkartenhersteller ähnlich wie bei ATIs R300/R350 ebenfalls auf den PowerVR-Zug aufspringen würde.

CU ActionNews

Ailuros
2003-06-30, 13:42:20
ActionNews,

a) Ich bin kein "Experte".

b) Demirug liegt als professioneller Entwickler meilenweit voraus.

c) Haette ich in dem Post angehaengt dass in dem theoretischen Beispiel mit den doofen Berechnungen, am Ende ein TBDR doch wohl nicht allzu besser in einem Spiel ala Doom3 abschneiden wird als ein konkurrierender IMR, wuerde die Sache wohl naeher an realer Leistung liegen.

Und bei den ganzen schönen hohen Zahlen bei einem TBDR bitte nie vergessen das die vielen Z/Stencil Einheiten im Vergleich zu einem IMR doch recht ineffektiv arbeiten. Sind die Tiles im Durchschnitt nur halb von den Dreiecken bedeckt ist die hälfte der Z/Stencil Fillrate schon mal verbufft und je kleiner die Dreiecke werden desto mehr geht flöten.

a) Keiner ist sicher oder weiss wie viele Z Einheiten benutzt werden am Ende oder?

b) Das Thema war eher auf D3 konzentriert und ausschliesslich nur auf stencil op Leistung, wobei es wohl klar sein sollte dass ein Spiel wie D3 nicht nur aus stencil ops besteht. Sehr vereinfacht: ein Vorteil hier und ein Nachteil da; wobei die groesse der Vor- oder Nachteile und dessen Wichtigkeit im Rendering-Prozess dann erst die finale Leistung im Durchschnitt ansetzten koennen.

c) Das meiste nur auf existierende Loesungen basiert, wobei ich lange herumraten kann was und wie in einer zukuenftigen Loesung implementiert wurde, wobei ich nur sicher sein kann dass die Z/stencil ops per clock von K2 abwaerts erhoeht wurden. Kompliziert oder unkompliziert ich sehe in einem theoretischen Idealfall (auschliesslich auf stencil ops konzentriert) sowie FableMark eine NV25 (sind es da 4 oder 8 Z/stencil per clock? wenn 4, dann 300*4= 1200MPixels/sec oder 2400MPixels/sec) nicht so toll dasteht mit etwa 50% weniger Leistung als eine K2. Uebrigens sah es eher so aus, als dass Carmack alles aber enttaeuscht war mit stencil op Leistung als er eine K2 durch ein paar Tests geschmissen hat; ich bezweifle natuerlich dass er sich jetzt hinsetzt und einen fallback mode schreibt fuer aeltere und ehere seltene Hartware, wo sowieso Spielbarkeit fraglich ist.

d) Wenn dann jemand basieren auf {c} so doof ist und glaubt dass eine K2 um 50% in D3 sein wird als eine NV25, dann weiss ich auch nicht was ich dazu sagen soll.

Z-Only-Pass. Nix sortieren und den Pass braucht man sowieso wenn man mit Stencilschatten arbeiten will. Auch hier wird dann kein Pixel zuviel berechnet. Steigende PS länge hat übrigens auch einen negativen Effekt bei einem TBDR. Das Programm muss ja zur Ausführung in den Chip geladen werden. Je länger die PS sind und je mehr in einer Tile dann gebraucht werden desto mehr Bandbreite geht für das Laden drauf oder man verbraucht Cachespeicher in den man sonst auch was anderes hätte legen können. Einen IMR läst das ziemlich kalt. Der lädt den PS einmal ein jagt ein Rheie Pixel durch und lädt den nächsten. Viel bessere Nutzungsverhältniss.

Je mehr Konstanten man in die Theorie reinschmeisst, desto komplizierter wird es wohl (was wohl fuer Dich nichts Neues ist). Ob dass Nutzungsverhaeltnis zwischen einem equivalenten high end TBDR und high end IMR mit komplizierten Shadern, dann fuer den IMR im Durchschnitt fuer den IMR ueberschlaegt muessen wir wohl erst herausfinden, obwohl ich bezweifle dass wir je absolut identische Spezifikationen fuer TBDR oder IMR's sehen werden (heck nicht mal IMR's sind gleich in dem Aspekt; z.B. schon eine hoehere Taktrate kann so einiges differenzieren). Dabei werden wohl Pixel shader nicht alleine in Szenen vorkommen sondern auch Vertex Shader, wo es dann wieder Vor- und Nachteile fuer beide Seiten geben wird.

Der quote oben von ActionNews kam uebrigens von einer Debatte wo mehr oder weniger die "Innovationen" von Bitboys angesprochen wurden. Wobei ich mit theoretischen Beispielen versucht habe meine Widersprueche zu illustrieren. Hierbei ist ein IMR mit extra Bandbreiten schonenden Technologien schon ein Unterschied zu einem IMR mit hoher interner Bandbreite (dank edram) und keinen ausgetueftelten early Z oder anderen Implementierungen wie bei Avalanche, wohl eine ganz andere Geschichte, selbst in Theorie. Ja hoehere Bandbreiten fuer Avalanche durch multi-chip Loesungen, aber ob diese dann im Durchschnitt in Leistung wirklich eine NV25 uebertroffen haette ist fraglich, noch mehr wenn man auch noch das Preis/Leistungs-Verhaeltnis zwischen single und multichip in Betracht nimmt.

Wenn jemand den Eindruck hat dass ich persoenlich glaube dass PVR einen NV40 oder R4xx "Killer" vor dem Ansatz hat, der hat sich wohl verlesen. Ich sehe aber von den kleinen hierbei nur PowerVR das Potenzial zu haben im high end Bereich gute Eindruecke zu gewinnen. Deren Verkaufs-Volumen wird sowieso begrenzt sein; das ist aber bei high end Loesungen immer so. Ob sich dann PowerVR danach mit dem richtigen Partner danach als dritter Spieler im Markt etablieren kann nach einiger Zeit und ununterbrochenen Versuchen sprich zumindest eine Produkt-Linie pro Jahr, steht wohl noch in den Sternen und haengt von viel zu vielen Voraussetzungen ab. Wenn aber eine magere KYRO2 maessig Eindruecke im entry-level Markt fuer eine kurze Zeit gewinnen konnte, dann werden wohl die Eindruecke analog hoeher sein bei dem ersten "fully featured" high end TBDR. Schon allein die Neugierde wird gross sein, da es bisher nur maessige und unterhalb des mainstreams Versuche/Veroeffentlichungen gab.

PowerVR besteht schon seit Jahren dass ihre Architekturen Vorteile haben; nun muessen sie es auch voll beweisen koennen.

ShadowXX
2003-06-30, 13:49:46
@ActionNews

das sie selbst Samples Produzieren lassen können glaube ich dir...aber ich glaube nicht das Sie 'genug' Geld haben um die Chips insgesamt (also die Massenproduktion) zu Produzieren. (->zumindest nicht 'einfach' übrig...)

Aber, man hört so wenig davon...meinst du nicht auch das sich ImgTech/PowerVR schon mal gemeldet hätten wenn irgendetwas im Busch wäre (zumindest 'ne kleine Meldung).

J.S.Shadow

P.S.
ich will damit übrigens nicht sagen, dass der Chip 'schlecht' ist, wobei wir im Prinzip nichts über Ihn wissen.....:D

Demirug
2003-06-30, 13:55:14
Original geschrieben von Ailuros

c) Das meiste nur auf existierende Loesungen basiert, wobei ich lange herumraten kann was und wie in einer zukuenftigen Loesung implementiert wurde, wobei ich nur sicher sein kann dass die Z/stencil ops per clock von K2 abwaerts erhoeht wurden. Kompliziert oder unkompliziert ich sehe in einem theoretischen Idealfall (auschliesslich auf stencil ops konzentriert) sowie FableMark eine NV25 (sind es da 4 oder 8 Z/stencil per clock? wenn 4, dann 300*4= 1200MPixels/sec oder 2400MPixels/sec) nicht so toll dasteht mit etwa 50% weniger Leistung als eine K2. Uebrigens sah es eher so aus, als dass Carmack alles aber enttaeuscht war mit stencil op Leistung als er eine K2 durch ein paar Tests geschmissen hat; ich bezweifle natuerlich dass er sich jetzt hinsetzt und einen fallback mode schreibt fuer aeltere und ehere seltene Hartware, wo sowieso Spielbarkeit fraglich ist.

Es sind 4 Pixel und bis zu 16 Samples Stencil beim NV25. Was das EarlyZ angeht ist das ja scheinbar stark vom Rechern anhängig was geht.

EDIT: JC meinte aber auch Kyro = nix Doom III weil Cubemaps fehlen und die bräuchte man eben.

Je mehr Konstanten man in die Theorie reinschmeisst, desto komplizierter wird es wohl (was wohl fuer Dich nichts Neues ist). Ob dass Nutzungsverhaeltnis zwischen einem equivalenten high end TBDR und high end IMR mit komplizierten Shadern, dann fuer den IMR im Durchschnitt fuer den IMR ueberschlaegt muessen wir wohl erst herausfinden, obwohl ich bezweifle dass wir je absolut identische Spezifikationen fuer TBDR oder IMR's sehen werden (heck nicht mal IMR's sind gleich in dem Aspekt; z.B. schon eine hoehere Taktrate kann so einiges differenzieren). Dabei werden wohl Pixel shader nicht alleine in Szenen vorkommen sondern auch Vertex Shader, wo es dann wieder Vor- und Nachteile fuer beide Seiten geben wird.

Ja nur ein Test mit echter Software (ich meine damit keine syntesichen tests) kann zeigen was wirklich geht und wo es jeweils klemmt.

PowerVR besteht schon seit Jahren dass ihre Architekturen Vorteile haben; nun muessen sie es auch voll beweisen koennen.

Ja und das wird sicher interesant zu sehen sein.

Ailuros
2003-06-30, 14:02:38
Original geschrieben von ShadowXX
@ActionNews

das sie selbst Samples Produzieren lassen können glaube ich dir...aber ich glaube nicht das Sie 'genug' Geld haben um die Chips insgesamt (also die Massenproduktion) zu Produzieren. (->zumindest nicht 'einfach' übrig...)

Aber, man hört so wenig davon...meinst du nicht auch das sich ImgTech/PowerVR schon mal gemeldet hätten wenn irgendetwas im Busch wäre (zumindest 'ne kleine Meldung).

J.S.Shadow

P.S.
ich will damit übrigens nicht sagen, dass der Chip 'schlecht' ist, wobei wir im Prinzip nichts über Ihn wissen.....:D

Die einzige Meldungen die es bis jetzt gab darueber war Metcalfe's Ankuendigung von Serie5 fuer 2003 und ein kleiner *hint* was die Komplianz betrifft mit dem ShaderX2 Buch. Danach wird es keinen einzigen Pieps mehr geben bis zur Ankuendigung.

Alle Kleinigkeiten was die Spezifikationen, Partner, Distribution usw usw betrifft, werden erst dann angekuendigt.

Das erwartete Verkaufsvolumen bei high end Karten ist sowieso gering, wobei eher die Unkosten fuer einen high end chip extrem hoch sind.

Serie5 dient meiner Meinung nach als Lizenz-Loze fuer mehrere Maerkte; da anscheinend ImgTec die meisten Unkosten selber traegt, koennen sie sich es wohl schlecht leisten ein solches Projekt auf einem Regal sitzen zu lassen; ie es muss um jeden Preis veroeffentlicht werden, wobei dann wohl die Veroeffentlichung durch PureDigital eine Notloesung darstellen wuerde.

Ein moeglicher Lizenznehmer wird nicht angekuendigt, bevor das Ding Produktionsreif ist; macht auch keinen Sinn denn bis zu dem Stadium traegt der Partner auch gar nichts praktisch bei, zur Entwicklung wie frueher bei ST Micro.

Ailuros
2003-06-30, 14:23:58
EDIT: JC meinte aber auch Kyro = nix Doom III weil Cubemaps fehlen und die bräuchte man eben.

Hab ich auch nicht behauptet. Ich sagte nur dass ihn die stencil op Leistung beindruckt hat, mehr nicht.

D3 auf K2 ist sowieso sinnlos (siehe nochmal voriger Post) und dabei sind die fehlenden cube maps wohl das kleinste Problem (einfach per pixel normalization of Light Direction abschalten in einem software fallback mode).

Ja nur ein Test mit echter Software (ich meine damit keine syntesichen tests) kann zeigen was wirklich geht und wo es jeweils klemmt.

Derzeitige high end IMR's scheinen meiner Meinung nach, eher an Fuellraten zu klemmen als Bandbreite. Wobei aber ATI's effektive (oder getestete in theoretischen Anwendungen) Fuellraten viel naeher and der maximalen theoretischen Fuellrate liegen, als bei NV3x.

Theoretische Tests ausgeschlossen heisst dann wohl real time Leistung mit Spielen die zur Zeit verkauft werden. Was soll dann im gegebenen Fall mit einem zukuenftigen TBDR bei Doom3 klemmen? Im schlimmsten Fall sehe ich dass stencil op Leistung die negativen Aspekte ausgleichen kann (welche diese auch immer sein koennten).

PS: KYRO ist sowieso ein schlechtes Beispiel fuer stencil ops; mehr sag ich aber nicht dazu :P

Demirug
2003-06-30, 15:04:38
Original geschrieben von Ailuros
Hab ich auch nicht behauptet. Ich sagte nur dass ihn die stencil op Leistung beindruckt hat, mehr nicht.

D3 auf K2 ist sowieso sinnlos (siehe nochmal voriger Post) und dabei sind die fehlenden cube maps wohl das kleinste Problem (einfach per pixel normalization of Light Direction abschalten in einem software fallback mode).

Das war eher in die Richtung gemeint das sich jetzt die Kyro benutzer keine alzu grossen Hoffnungen machen sollten.

Derzeitige high end IMR's scheinen meiner Meinung nach, eher an Fuellraten zu klemmen als Bandbreite. Wobei aber ATI's effektive (oder getestete in theoretischen Anwendungen) Fuellraten viel naeher and der maximalen theoretischen Fuellrate liegen, als bei NV3x.

Was da klemmt ist immer sehr Situationsbezogen. Aber wenn ich mich auf eines Festlegen müsste würde ich auch Fuellrate sagen.

Theoretische Tests ausgeschlossen heisst dann wohl real time Leistung mit Spielen die zur Zeit verkauft werden. Was soll dann im gegebenen Fall mit einem zukuenftigen TBDR bei Doom3 klemmen? Im schlimmsten Fall sehe ich dass stencil op Leistung die negativen Aspekte ausgleichen kann (welche diese auch immer sein koennten).

Ja echte Spiele/Anwendungen. Theoretische Tests vermitteln zu leicht ein falches Bild weil sie oft zu einseitig sind.

Was klemmt wird davon abhängen wie der Chip in Summen dimensioniert ist. Darauf das die Stencilop Leistung alles rausreist würde ich aber nicht unbedingt setzten. Aber ich gehe davon aus das man sich bei einem Highendchip auch bei PowerVr ihn ähnlichen Regionen (was die Shaderleistung angeht) bewegen muss wie ein Highend IMR.

Ailuros
2003-06-30, 15:43:50
Aber ich gehe davon aus das man sich bei einem Highendchip auch bei PowerVr ihn ähnlichen Regionen (was die Shaderleistung angeht) bewegen muss wie ein Highend IMR.

Kommt ganz drauf an welchen highend IMR man dann meint. Das uralte TBDR vs IMR Argument ist doch sowieso immer gleich. Dabei muessen beide Architekturen ihre Schwaechen ueberwaeltigen und da sehe ich zwischen den Beiden nicht auf jeden Fall Schwaechen die auf beiden identisch sind.

Wuerde z.B. fuer beide bounding boxes um VS zu verwerfen benutzt, hat wohl der IMR den Vorteil an Effizienz so wie ich das sehe, unter der Vorraussetzung das VS Leistung auch hoeher ist.

Sagt jemand dass bei einem TBDR PS und VS entkoppelt sind, dann kann jemand sagen dass workaround A oder B beim IMR hilft oder sogar die Vereinigung der grids was sowieso noch anscheinend kommt.

Was Actionnews in die Debatte hier geschoben hat, war von einer Diskussion ueber Bitboys Architekturen, ergo IMR ohne die netten advanced HSR Tricks ab >NV25. Bandbreite ist nicht alles und wie geschaetzt wird, wird diese auch wahrscheinlich abnehmen in Wichtigkeit, in direkter Relation zu arithmetischer Effizienz. Mir ist lieber ich hab eine Architektur mit 10GB/sec Bandbreite und sehr guten Bandbreiten schonenden Techniken, als 30GB/sec Bandbreite mit nur old style Z-buffering.

Obwohl delay streams von BB OY nur ein Algorithmus zur Lizenzierung erscheint, scheint es auch hier mit stenciling zu hapern, und die Wichtigkeit von stencil ops ab Doom3 kann wohl keiner uebersehen.

Ja echte Spiele/Anwendungen. Theoretische Tests vermitteln zu leicht ein falches Bild weil sie oft zu einseitig sind.

So lange man Theorie auch nur als solche ansieht, kann diese nicht schaden. Noch besser man weiss wie man solche auch interpretieren sollte.

Wenn bei einem TBDR mal eine tolle theoretische Nummer kalkuliert wird, dann sind die ja/aber Gegensprueche normalerweise schneller als bei den Marketing Trompetereien bei IMR's (nicht boese gemeint). Es ist nicht weniger laecherlich wenn ein TBDR so und soviel theoretische stencil Fuellrate anzeigt, als z.B. die 8*0 zixel "pipelines", gigantische unreale theoretische Bandbreiten (multipliziert mit Overdraw Faktoren oder Kompressionsraten), Millionen von Vertices/sec die ich bezweifle dass ich sie selbst mit wireframe erreichen kann usw usw. Der Marketing-hype ist vollgepackt mit theoretischen und unrealen Nummern egal wo man sich umschaut.

ActionNews
2003-06-30, 17:14:53
Was ich mit Ailuros Zitat andeuten wollte war nur, dass ein TBDR sehr gut mit Stencil Ops zurecht kommt aufgrund seiner besonderen Architektur und ich dachte Ailuros Aussage wäre dazu ganz gut geeignet (anscheinend doch nicht :( ). Da Stencil Ops bei der Doom3-Engine auch eine wichtige Rolle spielen (und damit für eine vielzahl an weiteren Spielen die sicherlich auf der Doom3-Engine basieren werden), kam mir das nicht unwichtig vor.
So sieht es anscheinend auch PowerVR, denn nicht umsonst hat PowerVR den Fablemark programmiert, der wie Kristof Beets (PowerVR) einmal sagte, in Anlehnung an Doom3 geschrieben wurde. Auch John Carmack war von der Stencil-Leistung des KyroII anscheinend doch beeindruckt (mir ist natürlich voll bewusst, dass eine KyroII niemals die nötige Leistung für DoomIII bringen wird, dafür ist die Karte einfach zu alt). Die KyroII ist für DoomIII nicht gerüstet, aber vielleicht gibt das einen kleinen Hint auf kommende PowerVR-Chips. Mich würde mal interessieren ob John Carmack bereits ein Serie 5 Sample testen konnte und was der dann dazu gesagt hat, denn IMO müsste PowerVR langsam was lauffähiges zusammen haben, wenn sie (wie angekündigt) noch dieses Jahr die Serie 5 auf den Markt bringen wollen.

CU ActionNews

Mr. Anderson
2003-06-30, 21:44:41
x-bit is reporting that NV40 will be out later this year and that it will be twice as fast as NV35. Three top of the line GPU releases within the same year seems a bit of a stretch to me, but I've seen stranger things:
Since the NV35 is nearly in retail now and we know almost everything about the part, it is time to start reporting unofficial information about NVIDIA’s next-generation graphics processor, the code-named NV40 GPU. Apparently, we even have some facts to report about the upcoming graphics chip since another unnamed representative from NVIDIA told a couple of things about the upcoming product to this web-site during AMD Tech Tour 2003.


An NVIDIA official admitted that the NV30 was a big failure for the company, but the firm is still on track with its 6 months product cycle and six month after NV35 the corporation will announce another GPU, the code-named NV40. The representative from the Santa Clara, California-based company said the NV40 would be twice as fast as the NV35 and would feature entirely new architecture.


NV40 will give Nvidia performance lead by year end

Up to $400 - NV40 - probably we see it, as a Christmas present.

The NV40-DX9 chip will have PS/VS 3.0 functionality and sophisticated OpenGL 2.0 fragment shading capabilities. 8х1 (only) plain architecture with two universal floating/integer ALU and one TMU on each pipe. So no more sophisticated schemes like 4х2 or 8х1 depending on the application, only raw power.

Yes, it's hard to believe right now, but probably by the end of the year history will repeat itself, and Nvidia stands to be a bit faster and a bit more revolutionary, but ATI will be less expensive and will give practically the same benefits.

So developers will be able to rest a little. Only NV40 will create problems for them, everything else will remain pretty similar right up to the end of the year.

So, guys, now's the time for to sit down and write a couple of 2.0

robbitop
2003-06-30, 21:50:40
wenn man 2 ALUs pro Pipeline baut, nimmt man dann nicht auch 2 TMUs?
wäre ja unsinnig wenn nicht.

Demirug
2003-06-30, 21:57:30
Original geschrieben von robbitop
wenn man 2 ALUs pro Pipeline baut, nimmt man dann nicht auch 2 TMUs?
wäre ja unsinnig wenn nicht.

Hängt davon ab wie mächtig diese TMU ist. Bei einer bi oder tri TMU wäre die Rechenpower im Verhältniss zur Fillrate eigentlich zu hoch.

Ich glaube aber ehrlich gesagt nicht das sich nv von dem x2 Konzept verabschiedet.

ram
2003-07-01, 10:11:44
Original geschrieben von Endorphine
Ich würds gut finden, wenn sich langfristig Sockel für GPUs etablieren würden, idealerweise standardisiert.

Rendition lancierte mal eine derartige Idee, ist aber damals niemand aufgesprungen.

Endorphine
2003-07-01, 11:30:12
Original geschrieben von ram
Rendition lancierte mal eine derartige Idee, ist aber damals niemand aufgesprungen. Irgendwie schade...

p.s. Warum schreibst du eigentlich keine Artikel für 3DCenter? Wäre doch ne nette Ergänzung zu Theorieartikeln von aths.

loewe
2003-07-01, 13:45:07
Kommen wir ruhig noch einmal zurück auf die nächsten Highendkarten.

Ich erwarte etwas was den Namen highend verdient hat eigentlich nur von NVidia, ATI und PowerVR. Gemeint sind hier auch nicht die für den Herbst vielleicht angekündigten Neuaufgüße von ATI und NVidia.
Wie es gegenwärtig aus sieht werden wir wohl von allen dreien etwa zu ähnlicher Zeit etwas geboten bekommen, somit kann dan jeder für sich selbst entscheiden.


Ja ja, einige werden jetzt wieder lästern, aber ich bleibe dabei, PowerVR wird in absehbarer Zeit mit einer Highendlösung kommen. Alle hier angestellten Rechnungen und Aussagen auf Basis von KYRO sind ja ganz nett, helfen aber nicht wirklich weiter. Die neue Serie 5 wird auf jden Fall ohne Zweifel ein TBDR sein, viel mehr wird aber da nicht mehr von KYRO drin stecken.

Warum traut ihr dem Entwicklerteam von PowerVR nicht zu, die allen bekannten Probleme gelöst zu haben?

Ich sehe für einen TBDR immer noch drei Vorteile:

1. eine wesentlich geringere Bandbreite als die IMRs

2. sehr gute Entkopplung der Einheiten unter einander und damit höhere Effiziens

3. Stencil Ops werden unabhängig von der Füllrate parallel ausgeführt und schmälern somit die Füllrate nicht


Sicher läßt sich immer ein "worst case" Szenario konstruieren, aber wie Ailuros schon sagte, das geht auch immer für die IMRs.

Und wenn hier bemägelt wird, man müßte nichts über Serie 5, ja was weiß man dann über den NV40?

Original geschrieben von Demirug
Summe Dreiecksteile * Z/Stencil-Einheiten pro HSR Einheit * Takte pro Teil = Z/Stencil operationen pro Frame.


stimmt so nicht, sollte dann schon

Summe Dreiecksteile * Z/Stencil-Einheiten pro HSR Einheit * Takte pro Tile * Tile pro Frame = Z/Stencil operationen pro Frame

heißen.

Demirug
2003-07-01, 14:21:52
Original geschrieben von loewe
Ich sehe für einen TBDR immer noch drei Vorteile:

1. eine wesentlich geringere Bandbreite als die IMRs

2. sehr gute Entkopplung der Einheiten unter einander und damit höhere Effiziens

3. Stencil Ops werden unabhängig von der Füllrate parallel ausgeführt und schmälern somit die Füllrate nicht

Ich spiele dann mal wieder den "advocatus diabolus". ;)

1. Was zu beweisen wäre. Ab einem bestimmten Pixel/Primitive Verhältniss in abhängikeit zur Vertexkomplexität kann das ganze durchaus sogar kippen. 12*4 komplette Terme mit mindestens fp24 können schon übel Speicherbandbreite beanspruchen. Das ist aber ein eher langfristiges Problem.

2. Eine bessere entkoppelung als die derzeitigen IMR wohl schon um es aber als sehr gut zu bezeichnen sind da noch zu viele Bindungen in der Pipeline. VS<->Tileengine sowie HSR<->Pixelpipelines sind noch stark miteinader verkoppelt.

3. Ja und nein. Die Stencil-Ops werden ja beim HSR mitgerechnet welches dadurch mehr Takte braucht. Wird das HSR dadurch in Summe aufwendiger als das spätere Shading der Pixel bekommt man die Stencil Ops auch nicht mehr Füllraten frei weil die Pixelshader lerrlaufen. Mit immer komplexer werdenden Pixelshader wird diese Gefahr allerdings geringer. Mit zunehmender Anzahl an Dreiecken steigt sie aber wiederrum.
stimmt so nicht, sollte dann schon

Summe Dreiecksteile * Z/Stencil-Einheiten pro HSR Einheit * Takte pro Tile * Tile pro Frame = Z/Stencil operationen pro Frame

heißen.

Warum "* Tile pro Frame"?

Die komplette Geometrie wird in Tilegrosse Stücke zerschnitten = Summe Dreiecksteile
Jedes dieser Teile wird nun von einer der HSR-Einheit bearbeitet welche dafür eine entsprechende Anzahl von Takten braucht (=Takte pro Tile )und pro Takt x Operationen durchführt (=Z/Stencil-Einheiten pro HSR Einheit)

Aus wie vielen Tiles ein Frame besteht ist dabei nebensächlich. Diesen Wert hätte man nur gebraucht wenn man mit der durchschnittlichen Anzahl von Dreiecksteilen pro Tile gerechnet hätte.

loewe
2003-07-01, 15:07:14
Original geschrieben von Demirug
Ich spiele dann mal wieder den "advocatus diabolus". ;)

1. Was zu beweisen wäre. Ab einem bestimmten Pixel/Primitive Verhältniss in abhängikeit zur Vertexkomplexität kann das ganze durchaus sogar kippen. 12*4 komplette Terme mit mindestens fp24 können schon übel Speicherbandbreite beanspruchen. Das ist aber ein eher langfristiges Problem.
Womit wir wieder beim Thema wären!
Alle Highendchips werden in Zukunft irgendwelche Probleme mit zu wenig Bandbreite oder zu großer Pixelmenge oder eben zu komplexen Shadern haben, so dass sie alle in Zukunft zu langsam für irgend etwas sein werden.
Ansonsten kann ich nur noch einmal wiederholen, Serie 5 ist nicht KYRO!


2. Eine bessere entkoppelung als die derzeitigen IMR wohl schon um es aber als sehr gut zu bezeichnen sind da noch zu viele Bindungen in der Pipeline. VS<->Tileengine sowie HSR<->Pixelpipelines sind noch stark miteinader verkoppelt.
abwarten


3. Ja und nein. Die Stencil-Ops werden ja beim HSR mitgerechnet welches dadurch mehr Takte braucht. Wird das HSR dadurch in Summe aufwendiger als das spätere Shading der Pixel bekommt man die Stencil Ops auch nicht mehr Füllraten frei weil die Pixelshader lerrlaufen. Mit immer komplexer werdenden Pixelshader wird diese Gefahr allerdings geringer. Mit zunehmender Anzahl an Dreiecken steigt sie aber wiederrum.
Ja ISPs bei PowerVR müssen sehr gut durchdacht sein und ausreichend dimensioniert werden. Aber ich denke mal nichts unter 400000 sichtbaren Dreiecksfragmenten sollte Serie 5 zu sehr beschäftigen, ist aber auch nur eine Schätzung von mir.



Warum "* Tile pro Frame"?
Summe Dreiecksteile des Frames


Ok, ok ist mein Fehler!
Ich rechne immer mit Dreiecksfragmenten im Tile und hatte somit die Summe aller Fragmente des Frames anders interpretiert.

Ich denke imm er bezüglich der Anzahl der Dreiecksfragmente müßte es doch da so eine Art Maximum geben.
Auf der einen Seite versucht ihr Overdraw zu vermeiden, also nicht zu viele zu große Dreiecke über ein ander zu legen. Auf der Anderen Seite verringert sich aber bei kleiner werdenden Dreiecken auch die Wahrscheinlichkeit für eine Teilung in mehrere Tiles.

ShadowXX
2003-07-01, 15:17:09
@loewe

Original von loewe:
Ja ja, einige werden jetzt wieder lästern, aber ich bleibe dabei, PowerVR wird in absehbarer Zeit mit einer Highendlösung kommen. Alle hier angestellten Rechnungen und Aussagen auf Basis von KYRO sind ja ganz nett, helfen aber nicht wirklich weiter. Die neue Serie 5 wird auf jden Fall ohne Zweifel ein TBDR sein, viel mehr wird aber da nicht mehr von KYRO drin stecken.

Ich will jetzt nicht lästern, aber ich würde gerne wissen wo du deine Zuversicht hernimmst....ich habe die Series5 schon vor ca. 2 Monaten abgeschrieben...
Oder hast du einen heissen Tip bekommen.....????

J.S.Shadow

Demirug
2003-07-01, 15:32:00
Original geschrieben von loewe
Womit wir wieder beim Thema wären!
Alle Highendchips werden in Zukunft irgendwelche Probleme mit zu wenig Bandbreite oder zu großer Pixelmenge oder eben zu komplexen Shadern haben, so dass sie alle in Zukunft zu langsam für irgend etwas sein werden.
Ansonsten kann ich nur noch einmal wiederholen, Serie 5 ist nicht KYRO!

Irgendwas blockiert immer :D Man kann immer nur hoffen das diese möglichst spät passiert.


Ja ISPs bei PowerVR müssen sehr gut durchdacht sein und ausreichend dimensioniert werden. Aber ich denke mal nichts unter 400000 sichtbaren Dreiecksfragmenten sollte Serie 5 zu sehr beschäftigen, ist aber auch nur eine Schätzung von mir.


Warum sichtbaren? oder meinst du nicht trivial entfernbar (Backface, Bildschirmrand)?

400000 in welcher Einheit? Sekunde?

Ok, ok ist mein Fehler!
Ich rechne immer mit Dreiecksfragmenten im Tile und hatte somit die Summe aller Fragmente des Frames anders interpretiert.

Kein Problem.

Gesamtsumme war eben einfacher in diesem Fall.

Ich denke imm er bezüglich der Anzahl der Dreiecksfragmente müßte es doch da so eine Art Maximum geben.
Auf der einen Seite versucht ihr Overdraw zu vermeiden, also nicht zu viele zu große Dreiecke über ein ander zu legen. Auf der Anderen Seite verringert sich aber bei kleiner werdenden Dreiecken auch die Wahrscheinlichkeit für eine Teilung in mehrere Tiles.

Wieso maximum geben? Das Maximum ist dort wo es der Chip setzt. Ja die Warscheinlichkeit mit kleinen Dreiecken sinkt aber das nützt nicht unbedingt etwas weil es ja dadurch mehr dreiecke in Summe werden. Wenn ich eine Anzahl von X Dreicken hätte die alle auf 2 Tiles liegen dürfte bei einer Verdopplung der Dreiecke bei gleicher Fläche kein Dreick mehr auf einer Tile grenze liegen sonst zahlt man drauf.

Viele kleine Dreicke mit einfachen Pixelshadern sind eben Gift für einen TBDR. Aber auch für einen IMR gibt es da eine Untergrenze bei der Grösse. Ich hoffe ja das man die Tilesize nicht vergrössert sondern eher die Takte pro Dreieckssegment verringert oder mehr als eine Tile gleichzeitig bearbeitet. Weil bei einer noch grösseren Tilesize wird bei abnehmender Dreiecksgrösser der Verschnitt immer höher.

ActionNews
2003-07-01, 16:21:15
Original geschrieben von ShadowXX
@loewe



Ich will jetzt nicht lästern, aber ich würde gerne wissen wo du deine Zuversicht hernimmst....ich habe die Series5 schon vor ca. 2 Monaten abgeschrieben...
Oder hast du einen heissen Tip bekommen.....????

J.S.Shadow

Kleiner Hinweiß: Loewe steht unter NDA bei PowerVR! Ich denke also er weiß wovon er redet ;)!

CU ActionNews

ActionNews
2003-07-01, 16:25:57
Original geschrieben von Demirug
(...)400000 in welcher Einheit? Sekunde?
(...)

Ich schätze er mein 40000 Dreiecke pro Frame.


Wieso maximum geben? Das Maximum ist dort wo es der Chip setzt. Ja die Warscheinlichkeit mit kleinen Dreiecken sinkt aber das nützt nicht unbedingt etwas weil es ja dadurch mehr dreiecke in Summe werden. Wenn ich eine Anzahl von X Dreicken hätte die alle auf 2 Tiles liegen dürfte bei einer Verdopplung der Dreiecke bei gleicher Fläche kein Dreick mehr auf einer Tile grenze liegen sonst zahlt man drauf.

Viele kleine Dreicke mit einfachen Pixelshadern sind eben Gift für einen TBDR. Aber auch für einen IMR gibt es da eine Untergrenze bei der Grösse. Ich hoffe ja das man die Tilesize nicht vergrössert sondern eher die Takte pro Dreieckssegment verringert oder mehr als eine Tile gleichzeitig bearbeitet. Weil bei einer noch grösseren Tilesize wird bei abnehmender Dreiecksgrösser der Verschnitt immer höher.

Gibt es da nicht ein Patent mit "Marco-Tiles" von PowerVR? Ich hab's nicht mehr so genau im Kopf.

CU ActionNews

Gast
2003-07-01, 16:50:15
Original geschrieben von ActionNews
Kleiner Hinweiß: Loewe steht unter NDA bei PowerVR! Ich denke also er weiß wovon er redet ;)!

CU ActionNews

IMO steht loewe genausoviel unter NDA wie du oder ich.
wo nix ist gibt's auch keine NDAs.

Ailuros
2003-07-01, 17:01:18
Original geschrieben von ActionNews
Kleiner Hinweiß: Loewe steht unter NDA bei PowerVR! Ich denke also er weiß wovon er redet ;)!

CU ActionNews

Wer sagt das?

Demirug,

Es ist verstaendlich dass Du Dich nur an bisher verfuegbare Paradigmen und Moeglichkeiten in der Weiterentwicklung auf der Basis dieser Paradigmen konzentrierst, aber es hat sich mehr als nur ein paar Kleinigkeiten geaendert. Zu dem Grad dass obwohl ein TBDR immer noch ein TBDR ist, aber man es fast nicht wiedererkennen kann.

Nochmal zum Thema der stencils ops:

a) Stencil Polys sind eher gross und ich bezweifle dass die ploetzlich von einem Tag auf den anderen um 20x Mal kleiner werden.

b) Extremfaelle ergo "worst case scenarios" sind genauso ein Kopfschmerz fuer alle Architekturen.

c) Du setzt voraus dass AA und Z/stencil Einheiten die gleiche Verbindung haben wie bei heutigen IMR's.

d) Ohne das Problem mit kleinen triangles geloest zu haben oder so gut wie moeglich eliminiert, koennten die Kerle leicht gleich einpacken.

Irgendwas blockiert immer Man kann immer nur hoffen das diese möglichst spät passiert.

Universale Wahrheit fuer alle Architekturen. :P

"Marco-Tiles"

(kleine griechisch Uebung) LOL:

macro ist das effektive Gegenteil von micro; kommt ganz drauf an wo und wie eingesetzt. Entweder gross/klein, weit/nahe, lang/kurz.

Bis zur Serie3 sind wir sicher dass 32*16 grosse Tiles benutzt wurden. Wenn man jetzt dazu vor dem rendering Prozess die Szene z.b. zuerst in 2 oder 4 grosse Tiles aufteilt, und dann jedes grosse Tile nochmal in "normale" Tiles aufteilt, dann hat man eben Macro-Tiles=grosse Kacheln und Micro-Tiles=kleine Kacheln.

Alternativ koennte man dass Verfahren dann "hierarchisches-tiling" nennen, denn auch hier wie bei ATI's hierarchical Z-buffering, werden tiles in variierender Groesse und analog nach Groesse Reihenfolge (hierarchy) bearbeitet.

Das Patent glaube ich wurde 2000 oder 2001 veroeffentlicht. Fuer was es jetzt gedacht war habe ich keine Ahnung. Je mehr ich ueber Serie5 herausfinde, desto weniger blicke ich durch. Das ganze ist einfach viel zu kompliziert wenn man nicht die wichtigen Details weiss.

Ich will jetzt nicht lästern, aber ich würde gerne wissen wo du deine Zuversicht hernimmst....ich habe die Series5 schon vor ca. 2 Monaten abgeschrieben...
Oder hast du einen heissen Tip bekommen.....?

Etwas garantieren kann Dir keiner. Wenn Du Serie5 vor zwei Monaten abgeschrieben hast, dann musst Du aber gleich auch NV40 in dem Sinn auch gleich mitberechnen. Allein nur von der Komplianz her.

Einfache Logik wuerde dann vielleicht angeben dass ein chip mit gewisser Komplianz nicht ein halbes Jahr vor dem Markt-Fuehrer ankommen kann, oder dass es sehr schwer waere.

Demirug
2003-07-01, 17:18:50
Original geschrieben von ActionNews
Ich schätze er mein 40000 Dreiecke pro Frame.



Gibt es da nicht ein Patent mit "Marco-Tiles" von PowerVR? Ich hab's nicht mehr so genau im Kopf.

CU ActionNews

Ja es gibt ein Patent mit Marco-Tiles und anderem.

Die zwei Hautpunkte dieses Patents sind.

1. Reduktions des Bandbreitenbedarfs für grosses Dreiecke die sich über mehr als eine Tile erstrecken. Dafür wird eine Macro-Tile erzeugt welche mehrer normale Tiles (in dem Patent 4 als 2*2 Anordnung) enthält. liegt nun ein Dreieck in mehr als einer Tile aber innerhalb der gleiche Makro-Tile werden die Dreiecksinformationen in der Makrotile gespeichert und die einzelnen Tiles speichern nur noch einen Verweiss auf die Informationen in der Makro Tile.

2. Lösen des Problems was man beim überlauf des Displaylist-Buffers machen soll. In diesem Fall würde man dann eine (Makro)Tile welche bereits viele daten enthält schon einmal rendern lassen und das ergebniss dieses Durchlaufs wieder als Tile zurückschreiben. Am Anfang der Displayliste für diese Tile würden sich dann Initwerte für den Z-Buffer den Stencil Buffer sowie den Framebuffer befinden. Das ganze natürlich komprimiert. Kommt dann im weiteren Verlauf noch etwas zu der Tile hinzu muss der Z und Stencilbuffer wieder eingeladen werden und die Tile fertig gerechnet werden.

Demirug
2003-07-01, 17:31:51
Original geschrieben von Ailuros
Demirug,

Es ist verstaendlich dass Du Dich nur an bisher verfuegbare Paradigmen und Moeglichkeiten in der Weiterentwicklung auf der Basis dieser Paradigmen konzentrierst, aber es hat sich mehr als nur ein paar Kleinigkeiten geaendert. Zu dem Grad dass obwohl ein TBDR immer noch ein TBDR ist, aber man es fast nicht wiedererkennen kann.


Das Problem ist das man zuviel ändern kann deswegen muss man sich an dem festhalten was bekannt ist. es gibt für jeden Falschenhals eine Möglichkeit diesen breiter zu machen im Zweifelsfall brute force.

Nochmal zum Thema der stencils ops:

a) Stencil Polys sind eher gross und ich bezweifle dass die ploetzlich von einem Tag auf den anderen um 20x Mal kleiner werden.

b) Extremfaelle ergo "worst case scenarios" sind genauso ein Kopfschmerz fuer alle Architekturen.

c) Du setzt voraus dass AA und Z/stencil Einheiten die gleiche Verbindung haben wie bei heutigen IMR's.

d) Ohne das Problem mit kleinen triangles geloest zu haben oder so gut wie moeglich eliminiert, koennten die Kerle leicht gleich einpacken.

a) sie sind lang aber nicht unbeding breit. OK bei D3 wohl auch oft das. Es wird davon abhängen wie gut sie eben auf das Blockmuster für Stencilops passen.

b) Das ist selbstredent wahr .Das Problem ist nur das sich die Entwickler aufgrund der Marksituation vorläufig eher auf die Worstcase Fälle bei IMRs konzentrieren werden.

c) Nein, eigentlich nicht. Ich hoffe das die HSR Einheit so aufgebaut ist das man wenn man auf AA verzichtet im gegenzug Stencil und Z-Leistung bekommt.

d) Ja ich hoffe auch hier das PowerVR im HSR bereich mit etwas mehr Intelegenz und weniger Brute-Force ans Werk geht.

Ailuros
2003-07-01, 17:50:59
c) Nein, eigentlich nicht. Ich hoffe das die HSR Einheit so aufgebaut ist das man wenn man auf AA verzichtet im gegenzug Stencil und Z-Leistung bekommt.

Ich bin mit der Anzahl der Z/stencil Einheiten noch viel zu viel verwirrt; momentan machen die Zahlen schlecht Sinn und bevor ich mir sicher bin wie es eigentlich wirklich aussieht, lass ich mal lieber die Finger davon.

zeckensack
2003-07-01, 18:22:58
Original geschrieben von loewe
Ich denke imm er bezüglich der Anzahl der Dreiecksfragmente müßte es doch da so eine Art Maximum geben.
Auf der einen Seite versucht ihr Overdraw zu vermeiden, also nicht zu viele zu große Dreiecke über ein ander zu legen. Auf der Anderen Seite verringert sich aber bei kleiner werdenden Dreiecken auch die Wahrscheinlichkeit für eine Teilung in mehrere Tiles. Die beiden großen APIs für Rastergrafik (;)) garantieren, daß Pixel, die an Berührungskanten von Dreiecken liegen jeweils nur einmal erzeugt werden.
Theoretisch sind also maximal soviele sichtbare Dreiecke möglich, wie es Pixel (oder besser: AA-Samples) gibt. Alles was kleiner ist (also überhaupt keine Pixel erzeugt), kann man sofort im trisetup wegschmeißen.

Das Problem was übrigbleibt ist natürlich der Overdraw, bis die Sichtbarkeitsbestimmung fertig ist, kann es einem dann doch passieren, daß man mehr Daten mit sich herumschleppen muß.

IMRs haben natürlich auch massive Probleme mit hohem Overdraw ...

Ailuros
2003-07-01, 18:56:50
IMRs haben natürlich auch massive Probleme mit hohem Overdraw ...

Um die Balance der Theorien zu erhalten, so massiv ist der Overdraw Faktor immer noch nicht und wird auch nicht so schnell steigen. Wo liegt der Durchschnitt heute in den neuen eher anspruchsvollen Spielen? 4.0 oder sogar 5.0 im schlimmsten Fall?

Bis zu 8.0 und mit der Mehrheit auf front to back optimiert, sehe ich keine nennenswerte Nachteile fuer IMRs.

Zur Zeit wo der Overdraw Faktor ueber diese Values hinausragt, werden wohl heutige oder sehr nahe IMRs und TBDRs wohl nicht mehr zu erkennen sein.

(Nur ein weiterer Anhang zu den weitgegriffenen Theorien)

loewe
2003-07-01, 20:11:00
Original geschrieben von Demirug
Das Problem ist das man zuviel ändern kann deswegen muss man sich an dem festhalten was bekannt ist. es gibt für jeden Falschenhals eine Möglichkeit diesen breiter zu machen im Zweifelsfall brute force.


Das ist natürlich richtig.
Aber in Bezug auf PowerVR kann ich nur sagen, sie hatten recht viel Zeit. KYRO ist von 1999 und seit dem ist eigentlich nichts mehr gekommen, ok sie haben zwischendurch mal schnell den MBX entwickelt, das ist aber weitgehend Serie3 mit ein klein wenig Serie 4.
Serie 5 ist später noch einmal radikal überarbeitet worden, das Ergebnis werder wir zu sehen bekommen.

b) Das ist selbstredent wahr .Das Problem ist nur das sich die Entwickler aufgrund der Marksituation vorläufig eher auf die Worstcase Fälle bei IMRs konzentrieren werden.

Das bedeutet für PowerVR sie müssen es eben allein schaffen. Man wird sicher nicht viel Rücksicht nehmen auf so einen Exoten, somit müssen sie ihre Worstcase Fälle selbst lösen.
Wie ich aber oben schon andeutete, es wird da doch einige sehr interessante Lösungen geben.


c) Nein, eigentlich nicht. Ich hoffe das die HSR Einheit so aufgebaut ist das man wenn man auf AA verzichtet im gegenzug Stencil und Z-Leistung bekommt.

Manchmal sind Dinge auch ganz anders als man sie sich vorstellt.


d) Ja ich hoffe auch hier das PowerVR im HSR bereich mit etwas mehr Intelegenz und weniger Brute-Force ans Werk geht.

Bisher war recht viel in das Aufteilen der Dreiecke auf die Tiles investiert worden, gehen wir doch mal davon aus das für dieses Problem hier auch noch was übrig war.

ShadowXX
2003-07-02, 11:22:20
Original von Ailuros:


Ich will jetzt nicht lästern, aber ich würde gerne wissen wo du deine Zuversicht hernimmst....ich habe die Series5 schon vor ca. 2 Monaten abgeschrieben...
Oder hast du einen heissen Tip bekommen.....?


Etwas garantieren kann Dir keiner. Wenn Du Serie5 vor zwei Monaten abgeschrieben hast, dann musst Du aber gleich auch NV40 in dem Sinn auch gleich mitberechnen. Allein nur von der Komplianz her.

Einfache Logik wuerde dann vielleicht angeben dass ein chip mit gewisser Komplianz nicht ein halbes Jahr vor dem Markt-Fuehrer ankommen kann, oder dass es sehr schwer waere.


@Ailuros,

da hattest du mich falsch verstanden oder ich hatte mich nicht so gut ausgedrückt...
Das die VR5 nicht vor dem nv40 auf dem Markt kommt ist mir auch klar...ich meinte damit das ich den Glauben/die Hoffnung daran verloren habe, das die Karte überhaupt noch erscheint...(irgendwann)
(und sagt jetzt nicht: Sie haben klip und klar gesagt das sie kommt....das haben sie von den anderen Karten auch behauptet...)

J.S.Shadow

ActionNews
2003-07-02, 11:39:40
Original geschrieben von ShadowXX

@Ailuros,

da hattest du mich falsch verstanden oder ich hatte mich nicht so gut ausgedrückt...
Das die VR5 nicht vor dem nv40 auf dem Markt kommt ist mir auch klar...ich meinte damit das ich den Glauben/die Hoffnung daran verloren habe, das die Karte überhaupt noch erscheint...(irgendwann)
(und sagt jetzt nicht: Sie haben klip und klar gesagt das sie kommt....das haben sie von den anderen Karten auch behauptet...)

J.S.Shadow

Mit dem Unterschied, dass der KyroIISE und der KyroIII völlig in der Verantwortung von STMicro entstand. Außerdem hat PowerVR NIE gesagt, dass der KyroIISE oder der KyroIII kommt. PowerVR sagte zur CeBIT 2002 lediglich, dass das Design des KyroIII fertig zur Produktion sei. Aber gecancelt hat letztendlich den KyroIII ganz allein STMicro (bzw. Hercules den KyroIISE).
Wenn man sich nun die Situation bei der Serie 5 ansieht sieht die Sache doch etwas anders aus. Diesmal (zumindest bis jetzt) hält PowerVR bzw ImgTec die Fäden in der Hand, wobei es durchaus möglich ist, dass sich noch ein Produktionspartner findet. Außerdem hat ImgTec auch in Geschäftsberichten versichtert, dass man alle Vorkehrungen getroffen hat, dass soetwas wie mit STMicro nicht mehr passiert (IMO wäre da allerletzte Sicherung das Ding einfach selber zu produzieren).

CU ActionNews

ActionNews
2003-07-02, 11:46:52
Original geschrieben von Gast
IMO steht loewe genausoviel unter NDA wie du oder ich.
wo nix ist gibt's auch keine NDAs.

Na du musst es ja wissen und nicht Loewe selber :rolleyes: !
Entweder habe ich da Loewe ganz total falsch verstanden, aber er sagte mal, dass er unter einem allgemeinen NDA über PowerVR-Produkte steht und deshalb eventuell mehr weiß, aber nix erzählen darf, weil er sonst hohe Geldstrafen zahlen muss.

CU ActionNews

Ailuros
2003-07-02, 12:43:47
Original geschrieben von ShadowXX


@Ailuros,

da hattest du mich falsch verstanden oder ich hatte mich nicht so gut ausgedrückt...
Das die VR5 nicht vor dem nv40 auf dem Markt kommt ist mir auch klar...ich meinte damit das ich den Glauben/die Hoffnung daran verloren habe, das die Karte überhaupt noch erscheint...(irgendwann)
(und sagt jetzt nicht: Sie haben klip und klar gesagt das sie kommt....das haben sie von den anderen Karten auch behauptet...)

J.S.Shadow

Andere? Also Du meinst mehrere? Ausser Serie4/STG5500/KYRO3 faellt mir da keine andere ein.

Serie4 war ST Micro's Verantwortung da der Design-Teil von Seiten ImgTec vollendet war und die Lizenz die erste auch bezahlt hatten. Nur keine royalties nach Verkaufsvolumen bekamen sie nicht, wobei sie aber sowieso etliche Male schon an MBX Lizenzen alleine kassiert haben, royalties sind bisher noch gar nicht vom letzteren eingeflossen.

Waere Serie4 wirklich so viel der Rede wert gewesen, waere sie auch auf den Markt gekommen. Der einzige wirkliche Grund warum keiner nie ST Micro's Graphik-Abteilung gekauft hat, ist dass es viel zu spaet war einen dx7 chip noch zu veroeffentlichen.

***edit:

dass ich Kyro2SE/STG4800 nicht erwaehne ist auch kein Zufall; die Kerle die damals Entscheidungen getroffen haben bei ST sollten erschossen werden. Einen sowieso schon aufgepumpten core nochmal hoeher um nur 25MHz zu takten, auf maximal 10-12% mehr Leistung zu hoffen und das auch noch fuer 150$, ist nicht nur absoluter Schwachsinn sondern auch eine Frechheit fuer den Kunden. Hab ich schon Monate vor der Ankuendigung gesagt und bestehe immer noch darauf.

Wofuer man die ImgTec Kerle lynchen sollte, ist die Wahl beschissener Partner schon seit Jahren. ST - obwohl eines der groessten Semikonductors der Welt - hatte zur Zeit der Kyro2 Produktion nichtmal 0.18um verfuegbar in ihren Malta Laboren.

-error-
2003-07-04, 19:56:40
Also die ATI R450 wird ja breits keinen AGP-Solt sondern einen PCI-EXPress-Port haben.
Kann man dadurch nicht viel mehr Power schaufeln?

stickedy
2003-07-04, 20:05:39
Was für "Power"? Meinst du Stromstärke? Vermutlich ja (bin zu faul mir jetzt die Spezifikation anzuscheuen), aber was soll der Einwand jetzt hier im Zusammenhang?

Pussycat
2003-07-04, 21:02:55
Wenn du meinst dass die Bandbreite was bringt: PCI-e ist langsamer als AGP 8x. Wobei agp 8x fast keinen unterschied zu agp 2x hat, also nichts um sich sorgen drum zu machen.

Ailuros
2003-07-05, 02:47:08
Erste Karten die PCI Express unterstuetzen werden, werden mit einem AGP Adaptor kommen. Nicht jeder hat Lust ein neues mainboard zu kaufen fuer eine Graphikkarte.

Aquaschaf
2003-07-05, 15:14:38
Wird es eigentlich auf Boards mit PCI Express anfangs noch einen AGP-Slot geben, bzw. wird man auf PCI Express per Adapter noch AGP Karten betreiben können?
Wenn bei mir nächstes Jahr ein Upgrade auf den Athlon64 ansteht hab ich keine Lust - und auch kein Geld - meine 9700 Pro gleichzeitig durch was schnelleres zu ersetzen.

Ailuros
2003-07-05, 20:18:42
Keine Ahnung um erhlich zu sein. Logischerweise muessten Firmen schon an sowas denken. Man kann einen shift zu PCI Express nicht von einem Tag auf den anderen erwarten.